「回路検証」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

論理回路の検証データを簡単に作成することができる論理回路検証データ生成装置を提供する。例文帳に追加

To provide a device for creating logic circuit verification data, capable of easily forming verification data of a logic circuit. - 特許庁

ハードウェア記述言語で記述されたシステムＬＳＩの回路部品、及びその検証方法、検証支援回路、システムＬＳＩの製造方法例文帳に追加

CIRCUIT COMPONENT FOR SYSTEM LSI WRITTEN IN HARDWARE DESCRIPTION LANGUAGE, VERIFICATION METHOD THEREFOR, VERIFICATION SUPPORT CIRCUIT AND MANUFACTURING METHOD FOR SYSTEM LSI - 特許庁

半導体集積回路のデータ転送の検証時間を短縮することができる半導体集積回路の検証装置を提供する。例文帳に追加

To provide a verification device for a semiconductor integrated circuit capable of reducing the time for data transfer verification of the semiconductor integrated circuit. - 特許庁

画像処理回路の論理検証時に、極めて少ないデータ量の比較によって画像処理回路に障害があるか否かを検証すること。例文帳に追加

To verify whether an image processing circuit has a failure or not by comparison with an extremely small amount of data in logic verification of the image processing circuit. - 特許庁

半導体集積回路の検証装置１００は、回路記述とアサーション記述の等価性を検証する。例文帳に追加

The apparatus 100 for verifying a semiconductor integrated circuit verifies the equivalence of a circuit description and an assertion description. - 特許庁

半導体集積回路の検証効率を向上させる半導体集積回路の検証装置を提供する。例文帳に追加

To provide an apparatus for verifying a semiconductor integrated circuit that increases the efficiency of verifying a semiconductor integrated circuit. - 特許庁

プロセッサを含む論理回路の検証用シミュレーション方法及び装置並びに論理回路検証用エラー検出プログラム例文帳に追加

SIMULATION METHOD AND DEVICE FOR VERIFYING LOGIC CIRCUIT INCLUDING PROCESSOR AND ERROR DETECTING PROGRAM FOR VERIFYING LOGIC CIRCUIT - 特許庁

半導体集積回路のテストベクタ評価方法、検証方法、並びに半導体集積回路のテストベクタ評価装置及び検証装置例文帳に追加

METHOD AND APPARATUS FOR EVALUATING TEST VECTOR OF SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD AND APPARATUS FOR VERIFYING SAME - 特許庁

メタステーブル状態における非同期回路の機能検証回数を減らし、非同期回路の機能検証時間を短縮する。例文帳に追加

To shorten the function verification time of an asynchronous circuit by reducing the number of times of the function verification of the asynchronous circuit in a meta stable state. - 特許庁

論理回路の機能の検証効率を向上させることができる論理回路検証支援システムを提供する。例文帳に追加

To provide a logic circuit verification supporting system capable of improving the verification efficiency of a function of a logic circuit. - 特許庁

回路規模が大きくても、高い検証精度で、回路動作が正常であるかどうかを検証することができるようにする。例文帳に追加

To verify whether circuit behavior is normal at high verification accuracy even when a circuit scale is large. - 特許庁

検証支援処理回路２２は、その状態コードの履歴を取得して、電子回路検証装置２００へ送信する。例文帳に追加

The verification support processing circuit 22 acquires and transmits the status code history to the electronic circuit verification device 200. - 特許庁

１チップ回路レベルでの回路の検証を効率良く、かつ高い精度で行い、特に、ＲＴＬの論理検証を効率良く行う。例文帳に追加

To verify a circuit on a single-chip circuit level with efficiency and high accuracy and especially perform a logical verification on an RTL(register transfer level) with efficiency. - 特許庁

集積回路１０２におけるデータ処理結果を検証するため、まず、集積回路１０２の検証用データを準備する。例文帳に追加

In order to verify data processing results in the integrated circuit 102, data for verification of the integrated circuit 102 are prepared first. - 特許庁

論理回路の一部分をブラックボックス化して回路の検証を行う際の誤検証の発生を防止すること。例文帳に追加

To prevent the generation of misverification in the case of verifying a logical circuit by forming a part of the circuit as a black box. - 特許庁

ネットリストの生成後に、非同期回路を短時間に容易に検証する。例文帳に追加

To easily verify an asynchronous circuit in a short time after generation of a netlist. - 特許庁

消費電流波形の推定方法及び半導体回路の検証方法例文帳に追加

METHOD FOR ESTIMATING WAVEFORM OF CONSUMPTION CURRENT AND METHOD FOR VERIFYING SEMICONDUCTOR CIRCUIT - 特許庁

半導体集積回路のレイアウト検証における接続追跡方法例文帳に追加

CONNECTION TRACKING METHOD IN LAYOUT VERIFICATION OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

非同期論理回路検証装置およびその方法、並びにプログラム例文帳に追加

ASYNCHRONOUS LOGIC CIRCUIT VERIFICATION DEVICE, ITS METHOD, AND PROGRAM - 特許庁

半導体集積回路装置及びクロックスキューの検証方法例文帳に追加

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR INSPECTING CLOCK SKEW - 特許庁

半導体集積回路の検証方法及びレイアウト方法例文帳に追加

VERIFICATION METHOD AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路の設計検証方法およびレイアウトツール例文帳に追加

DESIGN VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT TOOL - 特許庁

半導体集積回路の検証方法及び設計プログラム例文帳に追加

VERIFICATION METHOD AND DESIGN PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路のレイアウト設計方法及び信頼性検証方法例文帳に追加

LAYOUT DESIGN METHOD AND RELIABILITY VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路における特性検証用ネットリストの生成方法例文帳に追加

METHOD FOR GENERATING NET LIST FOR CHARACTERISTIC VERIFICATION IN SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

カレントミラー回路を構成するMOSFETの抽出、検証、表示を自動化する。例文帳に追加

To automate extraction, verification, and display of MOSFETs constituting a current mirror circuit. - 特許庁

半導体集積回路の検証装置、方法及びプログラム例文帳に追加

PROGRAM, METHOD AND APPARATUS FOR VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体集積回路の検証方法及びテストパターンの作成方法例文帳に追加

METHOD OF VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF CREATING TEST PATTERN - 特許庁

半導体集積回路の検証装置、方法およびプログラム例文帳に追加

DEVICE, METHOD AND PROGRAM FOR VERIFICATION OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

通信回路動作検証用の内部自己検査システム及び方法例文帳に追加

INTERNAL SELF-EXAMINATION SYSTEM AND METHOD FOR COMMUNICATION CIRCUIT OPERATION VERIFICATION - 特許庁

回路基板の検証方法、設計方法、それらの装置および記録媒体例文帳に追加

VERIFICATION METHOD, DESIGN METHOD AND THEIR DEVICES FOR CIRCUIT BOARD, AND RECORDING MEDIUM - 特許庁

アサーション自動生成装置および論理回路設計検証方法例文帳に追加

AUTOMATIC ASSERTION GENERATOR AND LOGIC CIRCUIT DESIGN VERIFICATION METHOD - 特許庁

半導体集積回路のレイアウト検証方法及び装置例文帳に追加

METHOD AND DEVICE FOR VERIFYING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

パラメータ設定方法及び回路動作検証方法、並びに電子装置例文帳に追加

PARAMETER SETTING METHOD, CIRCUIT OPERATION VERIFICATION METHOD AND ELECTRONIC EQUIPMENT - 特許庁

論理シミュレーション方法および半導体回路の設計検証方法例文帳に追加

LOGIC SIMULATION METHOD, AND METHOD FOR VERIFYING DESIGN OF SEMICONDUCTOR CIRCUIT - 特許庁

回路基板の設計及び検証を行う情報処理システム例文帳に追加

INFORMATION PROCESSING SYSTEM WHICH PERFORMS DESIGN AND VERIFICATION OF CIRCUIT BOARD - 特許庁

冗長故障検証によるスキャンパス方法及び集積論理回路例文帳に追加

SCAN PATH METHOD BY REDUNDANT FAILURE VERIFICATION AND INTEGRATED LOGIC CIRCUIT - 特許庁

半導体集積回路の検査方法およびデザインルール検証方法例文帳に追加

METHOD OF INSPECTING SEMICONDUCTOR INTEGRATED CIRCUIT, AND DESIGN RULE VERIFICATION METHOD - 特許庁

アナログ回路とその機能モデル単体での等価性検証を実現する。例文帳に追加

To realize an equivalency verification in an analog circuit and the functional model single body. - 特許庁

半導体集積回路の設計検証装置、方法及び記憶媒体例文帳に追加

DEVICE AND METHOD FOR VERIFYING DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT AND STORAGE MEDIUM - 特許庁

電子機器及びプログラマブル論理回路の動作検証方法例文帳に追加

OPERATION VERIFYING METHOD FOR ELECTRONIC APPARATUS, AND PROGRAMMABLE LOGIC CIRCUIT - 特許庁

フィルタリング型アプローチを使用する組合せ回路の検証方法例文帳に追加

METHOD FOR VERIFICATION OF COMBINATIONAL CIRCUIT USING FILTERING ORIENTED APPROACH - 特許庁

演算回路の検証を容易にし、且つ所要時間の短縮を図る。例文帳に追加

To facilitate verification of an operation circuit and to reduce a required time. - 特許庁

電子回路の検証方法、設計方法、それらの装置および記録媒体例文帳に追加

METHOD FOR VERIFYING ELECTRONIC CIRCUIT, DESIGN METHOD, DEVICES FOR THESE METHODS, AND RECORDING MEDIUM - 特許庁

これによって、短時間に非同期回路の検証が可能となる。例文帳に追加

In this way, verification of the asynchronous circuit can be carried out in a short time. - 特許庁