「回路検証」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

集積回路に含まれる複数の周辺回路に対応した複数の個別検証テスト記述、該複数の周辺回路を同時に動作させて論理検証するためのシステム検証テスト記述、個別検証テスト記述に記述されたコマンドの個別検証時の実行内容を記述する個別検証用ユーティリティ、該個別検証テスト記述に記述されたコマンドのシステム検証時の実行内容を記述するシステム検証用ユーティリティを用意する。例文帳に追加

Plural individual verification test descriptions corresponding to plural peripheral circuits included in an integrated circuit, system verification test description for performing logic verification by simultaneously driving plural peripheral circuits, individual verification utilities for describing the contents of execution when individually verifying a command described in each individual verification test description, and a system verification utilities for describing the contents of execution at the system verification of a command described in each individual verification test description are prepared. - 特許庁

セルライブラリデータベース、並びにこれを用いた集積回路のタイミング検証システム及び耐電圧検証システム例文帳に追加

CELL LIBRARY DATABASE, AND INTEGRATED CIRCUIT TIMING VERIFICATION SYSTEM AND VOLTAGE RESISTANCE VERIFICATION SYSTEM USING CELL LIBRARY DATABASE - 特許庁

論理等価性検証システム、論理等価性検証方法、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体例文帳に追加

LOGIC EQUIVALENCE VERIFICATION SYSTEM, LOGIC EQUIVALENCE VERIFICATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM AND READABLE STORAGE MEDIUM - 特許庁

検証の際には、まず、検証対象の電子回路の接続情報を表現するネットリストを読み込む。例文帳に追加

When the electronic circuit is verified, a netlist representative of connection information of the electronic circuit being a verification object is read. - 特許庁

スキャンリオーダー前後のネットリストに関して回路全体を検証対象とした論理等価性検証を可能にする。例文帳に追加

To achieve logic equivalence verification by using a whole circuit as the object of verification as for a netlist before and after a scan order. - 特許庁

非同期入力を有する電子回路システムの検証において、すべての入力タイミングによる動作検証を効率的に行う。例文帳に追加

To efficiently perform operation verification by all input timings in verification of an electronic circuit system having asynchronous input. - 特許庁

検証回路２２は、パス信号Ｐ１，Ｐ２に基づき、置換が行われているメモリブロックから読み出されたデータの検証をパスする。例文帳に追加

Based on the pass signals P1 and P2, the verifying circuit 22 passes verification of data read from the memory blocks where replacement is performed. - 特許庁

チェックサムの検証をＣＰＵ１１０で行うのではなく、ＣＰＵ１１０に送る前の段階で専用回路にてチェックサムの検証を行う。例文帳に追加

A checksum is not verified by a CPU 110 but the checksum is verified by a dedicated circuit prior to sending it to the CPU 110. - 特許庁

効率よく論理回路の検証を行い、検証時間の短縮化を図ることができるエミュレーション装置を提供する。例文帳に追加

To provide an emulation device capable of shortening a verification time by efficiently verifying a logical circuit. - 特許庁

電子データ検証装置、電子データ作成装置、電子データ検証方法、電子データ作成方法及び集積回路例文帳に追加

ELECTRONIC DATA VERIFICATION DEVICE, ELECTRONIC DATA PREPARATION DEVICE, ELECTRONIC DATA VERIFICATION METHOD, ELECTRONIC DATA PREPARATION METHOD, AND INTEGRATED CIRCUIT - 特許庁

テスト用プログラムによってＩＰそれ自体の動作検証を行い、短時間で効率よく半導体集積回路装置を動作検証する。例文帳に追加

To verify the operation of a semiconductor integrated circuit device efficiently in a short time by verifying the operation of an IP itself by a testing program. - 特許庁

β検証制御回路２４は、微調キャリブレーション処理で決定された最適パワーが最適なものであるかを検証する。例文帳に追加

A β verification control circuit 24 verifies whether the optimal power determined by the fine adjusting calibration processing is optimal or not. - 特許庁

検証者がシミュレーションパターンを作成する際に生じるタイミングに関する問題を解決し、ターゲット回路を確実に検証する。例文帳に追加

To surely verify a target circuit by solving a problem in relation to timing which occurs when a verifier prepares a simulation pattern. - 特許庁

論理検証用パターン作成及び論理シミュレーションの時間短縮を図る回路検証装置を提供する。例文帳に追加

To provide a circuit verification device for shortening time to be spent on logical verification pattern preparation and logical simulation. - 特許庁

通信回路におけるパケット化されたデータの検証が可能で、非同期通信又はチャネル間同期を容易に検証できる。例文帳に追加

To verify packetized data in a communication circuit and to easily verify an asynchronous communication or inter-channel synchronism. - 特許庁

検証回路は、メモリセルの消去状態を検証することによってメモリセルの閾値電圧を計測する。例文帳に追加

The verification circuit measures a threshold voltage of the memory cell by verifying an erasure state of the memory cell. - 特許庁

論理回路の検証を行うモニタの検証精度を十分にチェックするための技術を提供すること。例文帳に追加

To provide a technology for sufficiently check the verification accuracy of a monitor for verifying a logic circuit. - 特許庁

半導体集積回路の論理検証方法およびこの論理検証方法を記述したプログラムを記録した情報記録媒体例文帳に追加

LOGIC VERIFYING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND INFORMATION RECORDING MEDIUM RECORDING PROGRAM DESCRIBING THE SAME - 特許庁

固体撮像素子に応じて、検証用の入力画像信号を効率的に生成することが可能な画像処理回路の検証装置を提供する。例文帳に追加

To provide a verification device for an image processing circuit for enabling the efficient generation of a verifying input image signal according to a solid-state imaging element. - 特許庁

半導体集積回路に対する高速な動作検証を実現し、且つ、その動作検証に関して柔軟性及び制御性を確保する。例文帳に追加

To achieve high-speed operation verification of a semiconductor integrated circuit, and to secure flexibility and controllability relative to the operation verification. - 特許庁

プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる接続検証支援装置を提供する。例文帳に追加

To provide a connection verification support device for easily verifying a logical connection relation in circuit design of a printed board. - 特許庁

階層を跨いだ最適化を行った回路についても検証可能とし、より少ないメモリ量で検証する。例文帳に追加

To make verifiable even a circuit optimized across layers and to perform verification with a smaller memory amount. - 特許庁

調停回路の論理検証の効率化、精度向上、及び期間短縮を実現する論理検証方法提供する。例文帳に追加

To provide a logic verification method for improving the efficiency of the logic verification of an arbitration circuit, the improvement of precision and the shortening of a period. - 特許庁

非同期回路の性能を検証する技術であって、検証工定数を従来に比べて低減することができる技術を提供する。例文帳に追加

To provide a technique for verifying performance of a non-synchronous circuit, capable of reducing the number of verification processes, compared with that in the prior art. - 特許庁

本発明は、試験対象回路の可能な動作の全てについて確実に検証可能なランダム検証方法及び装置を提供することを目的とする。例文帳に追加

To provide a random verification method and device for surely verifying all the available operations of a test object circuit. - 特許庁

漏れがない設計検証を、作業者の負担を軽減して行うことができる回路設計検証方法を提供する。例文帳に追加

To provide a circuit design verification method for allowing an operator to perform design verification without omission while reducing his burden. - 特許庁

配線の自己発熱によって生じる温度上昇を考慮した電源電圧降下検証を行うことができる回路動作検証装置を得る。例文帳に追加

To provide a circuit operation verification device for verifying power supply voltage drop under the consideration of rise in temperature caused due to the self-heating of wiring. - 特許庁

プログラム検証動作の実施方法、消去検証動作の実施方法、検出時間制御回路、およびフラッシュメモリデバイス例文帳に追加

EXECUTION METHOD FOR PROGRAM VERIFICATION OPERATION, EXECUTION METHOD FOR ERASION VERIFICATION OPERATION, CONTROL CIRCUIT FOR DETECTING TIME, AND FLASH MEMORY DEVICE - 特許庁

ハードウェアの検証を迅速且つ確実に行うことのできる回路機能検証方法及びプログラムを提供する。例文帳に追加

To provide a circuit function verification method and program capable of quickly and surely verifying hardware. - 特許庁

これにより半導体集積回路の電源ドロップによる動作不良の不具合箇所を推測するための、設計検証（回路検証、シミュレーション検証、レイアウト検証）時間が短縮でき、ＦＩＢ加工による加工時間の短縮も図ることが可能となり、解析時間の大幅な短縮が図れる。例文帳に追加

Design verification (circuit verification, simulation verification, layout verification) period can be shortened, that is required for estimating the failure part of the operation failure by the power supply drop in the semiconductor integrated circuit, processing period by FIB processing can be shortened, and analysis period can be significantly shortened. - 特許庁

検証対象回路１００の構成から検証対象となる検証対象レジスタを特定し（ステップＳ１０１）、特定された検証対象レジスタについて、カバレッジ基準となる検証を要するパターンを抽出する（ステップＳ１０２）。例文帳に追加

The verification target register to be verified is specified from a configuration of a verification target circuit 100 (step S101), and patterns requiring verification are extracted as a coverage criterion with regard to the specified verification target register (step S102). - 特許庁

アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法を提供する。例文帳に追加

To provide an equivalence verification program for efficiently and easily verifying equivalence between an analog circuit and a characteristic model thereof, a computer readable recording medium recording the equivalence verification program, an equivalence verification device and an equivalence verification method. - 特許庁

実施形態に係わるレイアウト検証装置は、半導体集積回路のレイアウトから抽出した素子が回路図と一致しているか否かを検証する第１の検証部６０と、半導体集積回路のレイアウトが仕様情報から抽出したデザインルールに違反しているか否かを検証する第２の検証部７０とを備える。例文帳に追加

A layout verification device relating to an embodiment comprises: a first verification part 60 for verifying whether or not an element extracted from a layout of semiconductor integrated circuit is as described in a circuit diagram; and a second verification part 70 for verifying whether or not the layout of semiconductor integrated circuit complies with design rules extracted from specification information. - 特許庁

半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム例文帳に追加

VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT PATTERN, METHOD FOR FORMING PHOTOMASK, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND PROGRAM TO IMPLEMENT VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT PATTERN - 特許庁

回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体例文帳に追加

CIRCUIT OPERATION VERIFICATION DEVICE, CIRCUIT OPERATION VERIFICATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, AND COMPUTER-READABLE STORAGE MEDIUM - 特許庁

簡易かつ確実な半導体回路装置を構成するアナログ回路の端子とロジック回路の端子間の接続を検証する端子接続検証方法を提供する。例文帳に追加

To provide a terminal connection verification method for verifying a connection between the terminal of an analog circuit and the terminal of a logic circuit constituting a simple and sure semiconductor circuit device. - 特許庁

信号衝突箇所の特定、レシオ回路の抽出、レシオ回路検証用の入力パターンの作成を自動化し、レシオ回路検証に際しての信頼性および効率化の向上を実現する。例文帳に追加

To improve reliability and efficiency in the verification of a ratio circuit by automating the specification of a signal collision spot, the extraction of the ratio circuit and the generation of an input pattern for ratio circuit verification. - 特許庁

状態数が多く、状態遷移が複雑な回路に対しても、形式的論理検証可能な回路を提供し、効率良くかつ高精度の論理検証可能な回路設計を行う。例文帳に追加

To perform circuit design for achieving highly efficient and precise logical verification by providing a circuit capable of achieving formal logical verification even to a circuit with the large number of states and complicate state transition. - 特許庁

基本になる回路モデルに対して新たに開発する回路の等価性の検証に当該基本になる回路モデルのためのテストベンチを流用する検証方法を提供する。例文帳に追加

To provide a verifying method for using a test bench for a basic circuit model in verifying the equivalence of a new circuit to be developed for the basic circuit model. - 特許庁

回路動作検証システムは、計算機と、被テスト回路が構成されたプログラマブルロジックデバイスと、被テスト回路の動作検証を行うテストベンチ部と、を備える。例文帳に追加

A circuit operation verification system includes a computer, a programmable logic device constituting a circuit to be tested, a test bench unit for performing operation verification of the circuit to be tested. - 特許庁

検証パターンの発生装置を、書き込み、読み出しといった転送単位で行う転送パターン発生装置と、検証対象論理回路へ信号を入力する回路を信号レベルで摸擬する回路動作摸擬装置とに分ける。例文帳に追加

The verification pattern generation device is divided to a transfer pattern generation device performing pattern generation in a transfer unit such as write or read, and a circuit operation simulation device simulating a circuit inputting a signal to a logic circuit of a verification object. - 特許庁

ＬＳＩ機能記述レベル回路１０３はＲＡＭ−ＢＩＳＴ制御回路１０１と検査領域検証用ＲＡＭマクロ１０５とを含み、検査領域検証用ＲＡＭマクロ１０５はＲＡＭマクロ１０２とＲＡＭ検査領域検証回路１０４を含むように構成する。例文帳に追加

An LSI function mentioning level circuit 103 includes an RAM-BIST control circuit 101 and an RAM macro 105 for checking area verification, and the RAM macro 105 for checking area verification includes the RAM macro 102 and the RAM checking area verifying circuit 104. - 特許庁

半導体集積回路装置に対する機能検証の際に機能ブロックの不具合があった場合には、機能ブロックの不具合が修正できるまで半導体集積回路装置の機能検証が中断するため、半導体集積回路の機能検証期間が増大することを防止する。例文帳に追加

To prevent a function verifying time of a semiconductor integrated circuit from increasing due to the interruption of verification of the semiconductor integrated circuit function until a failure of a function block is repaired, when the function block fails at verifying the function of the semiconductor integrated circuit. - 特許庁

マクロが含まれた半導体集積回路の動作タイミングを簡便かつ正確に検証することである。例文帳に追加

To easily and accurately verify the operation timing of a semiconductor integrated circuit containing a macro. - 特許庁

半導体集積回路のレイアウト修正の要否について、検証効率を高める。例文帳に追加

To enhance verification efficiency about the necessity of layout correction of a semiconductor integrated circuit. - 特許庁