「Analog synthesizer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The game machine includes: a sound synthesizer LSI82; digital analog conversion means 84a and 84b; and power amplifiers 85a and 85b.例文帳に追加

本発明の遊技機は、音声合成ＬＳＩ８２、デジタルアナログ変換手段８４ａ，８４ｂ及びパワーアンプ８５ａ，８５ｂを備える。 - 特許庁

A synthesizer 41 obtains the difference between an analog output signal, outputted from the nonlinear circuit and an analog input signal where a digital signal inputted from an input terminal 31 is D/A-converted into the output of an analog synthesized signal.例文帳に追加

合成器４１は非線形回路から出力されるアナログ出力信号と入力端子３１から入力されるデジタル信号がＤ／Ａ変換されたアナログ入力信号との差分を求めてアナログ合成信号を出力する。 - 特許庁

To provide an analog frequency comparator which sets an internal frequency on the basis of a voltage and compares the internal frequency with an external frequency, to provide an analog frequency synthesizer which synthesizes a clock signal according to the same principles as the analog frequency comparator, and to provide an associated method.例文帳に追加

電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。 - 特許庁

To generate complex musical sound waveform signals by realizing a soft synchronizing function of an analog synthesizer in a digital musical sound waveform signal generator.例文帳に追加

ディジタル的な楽音波形信号発生装置において、アナログシンセサイザにおけるソフトシンク機能を実現するなど、複雑な楽音波形信号を発生させる。 - 特許庁

The integrated communication receiver includes a common component which is at least one of the antenna, the frequency converter, the frequency synthesizer and the analog to digital converter.例文帳に追加

統合通信用受信機は、アンテナ、周波数変換器、周波数合成器およびアナログ／ディジタル変換器のうち少なくとも一つである共用構成要素を含む。 - 特許庁

SIGNAL PROCESSING APPARATUS AND SIGNAL PROCESSING METHOD, DELTA SIGMA MODULATION FRACTIONAL FREQUENCY DIVISION PLL FREQUENCY SYNTHESIZER, WIRELESS COMMUNICATION APPARATUS, AND DELTA SIGMA MODULATION DIGITAL/ANALOG CONVERTER例文帳に追加

信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ＰＬＬ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型Ｄ／Ａ変換器 - 特許庁

In one embodiment, the DCO 308 is an analog PLL such as a fraction N frequency synthesizer that receives two partial digital control signals corresponding to an integer and a fraction of a desired multiplier.例文帳に追加

１つの実施形態において、ＤＣＯ３０８は、所望のマルチプライヤの整数と分数部分に対応する２部分デジタル制御信号を受信する、分数Ｎ周波数シンセサイザのようなアナログＰＬＬである。 - 特許庁

A frequency synthesizer suited to integration in a low-voltage digital CMOS process controls a VCO using a double loop structure including an analog loop and a digital loop.例文帳に追加

低電圧デジタルＣＭＯＳプロセスにおける集積に適した周波数シンセサイザが、アナログループ及びデジタルループを有する２重ループ構造を用いたＶＣＯを制御する。 - 特許庁

An analog circuit part 110 containing a mixer 10 and multistage IF amplifiers 20a to 20n and a degital circuit part 120 containing a PLL frequency synthesizer are included and the analog circuit part 110 is made into balanced constitution, so that noise from the digital circuit part 120 to the analog circuit part 110 can be reduced.例文帳に追加

ミキサ１０や多段ＩＦ増幅器２０ａ−２０ｎ等を含むアナログ回路部１１０及びＰＬＬ周波数シンセサイザ１２１を含むデジタル回路部１２０を有し、アナログ回路部１１０を平衡型構成とすることにより、デジタル回路部１２０からアナログ回路部１１０へのノイズ等を低減する。 - 特許庁

The analog circuit may be formed by collecting all analog circuits to be formed in the semiconductor chip, for example, may be one of the particularily noise-susceptible analog circuits such as a power circuit, a calculating amplifier, a comparison amplifier, an RF receiving part, an RF transmitting part, an RF synthesizer, and a voltage build-up circuit or an amplifying circuit forming a part of a memory.例文帳に追加

アナログ回路は、半導体チップに形成されるべき全てのアナログ回路を集約化したものであっても良いし、例えば前記電源回路、演算増幅器、比較増幅器、ＲＦ受信部、ＲＦ送信部及びＲＦシンセサイザ部、それにメモリ部の一部を構成する電圧昇圧回路や増幅回路などのようにノイズの影響を特に受けやすいアナログ回路の１つであっても良い。 - 特許庁

This device incorporates a converter for converting the analog data from outside into digital data, a controller for sending a required signal to a voice synthesizer and the portable telephone in accordance with various setting and the voice converter.例文帳に追加

本装置には、外部からアナログデータを受信してデジタルデータに変換する変換器と、デジタルデータを受信して、様々な設定に従って必要な信号を音声合成装置や携帯電話に送出するコントローラ、及び音声合成装置が内蔵される。 - 特許庁

A frequency synthesizer 10 is constituted by including a phase comparator 20, a charge pump 22, LPFs 30 and 32, analog switches 34 and 36, a loop filter 40, an adder 42, a D/A converter 44, a VCO 50, a mixer 52 and a frequency divider 54.例文帳に追加

周波数シンセサイザ１０は、位相比較器２０、チャージポンプ２２、ＬＰＦ３０、３２、アナログスイッチ３４、３６、ループフィルタ４０、加算器４２、Ｄ／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周器５４を含んで構成されている。 - 特許庁

This combined type system includes an antenna for receiving a data expressing a GPS signal, a frequency converter connected to the antenna, a frequency synthesizer connected to the frequency converter, an analog/digital converter connected to the frequency converter, and a processor connected to the frequency converter.例文帳に追加

結合型システムは、ＧＰＳ信号を表すデータを受信するアンテナと、アンテナに接続された周波数変換器と、周波数変換器に接続された周波数合成器と、周波数変換器に接続されたアナログ／ディジタル変換器と、周波数変換器に接続されたプロセッサとを含む。 - 特許庁

To provide a technique capable of suppressing a spurious based on the output change of a digital/analog converter, in a frequency synthesizer including a variable attenuator provided in a subsequent stage of a voltage controlled oscillator, a detector, and a control unit for outputting a control voltage for adjusting an attenuation amount of the variable attenuator via the digital/analog converter in accordance with a detection voltage.例文帳に追加

電圧制御発振器の後段に設けられた可変減衰器と、検波器と、検波電圧に応じてディジタル／アナログ変換器を介して可変減衰器の減衰量調整用の制御電圧を出力する制御部と、を備えた周波数シンセサイザにおいて、ディジタル／アナログ変換器の出力変化に基づくスプリアスを抑制できる技術を提供すること。 - 特許庁

A read channel 32 is constituted of a variable gain amplifier 311, a low pass filter 312, an AGC 317, an analog/digital converter 313, a frequency synthesizer 314, a filter 315, a soft output detection part 320, an LDPC decoding part 322, a synchronizing signal detection part 321, a run length controlled decoding part 323, a descrambler 324, and a first baseline variation correction part 330.例文帳に追加

リードチャネル３２は、可変利得増幅器３１１、ローパスフィルタ３１２、ＡＧＣ３１７、アナログ／ディジタル変換器３１３、周波数シンセサイザ３１４、フィルタ３１５、ソフト出力検出部３２０、ＬＤＰＣ復号部３２２、同期信号検出部３２１、ランレングス制御復号部３２３、デスクランブラ３２４、第１ベースライン変動補正部（ｆｉｒｓｔ ｂａｓｅｌｉｎｅ ｗａｎｄｅｒ ｃｏｒｒｅｃｔｏｒ）３３０とから構成されている。 - 特許庁

A read channel 32 comprises a variable gain amplifier 311, a low pass filter 312, an AGC 317, an analog/digital converter 313, a frequency synthesizer 314, a filter 315, a soft output detection part 320, an LDPC decoding part 322, a synchronizing signal detection part 321, a run length control decoding part 323, a descrambler 324, and a first baseline wander corrector 330.例文帳に追加

リードチャネル３２は、可変利得増幅器３１１、ローパスフィルタ３１２、ＡＧＣ３１７、アナログ／ディジタル変換器３１３、周波数シンセサイザ３１４、フィルタ３１５、ソフト出力検出部３２０、ＬＤＰＣ復号部３２２、同期信号検出部３２１、ランレングス制御復号部３２３、デスクランブラ３２４、第１ベースライン変動補正部（ｆｉｒｓｔ ｂａｓｅｌｉｎｅ ｗａｎｄｅｒ ｃｏｒｒｅｃｔｏｒ）３３０とから構成されている。 - 特許庁