「InP substrate」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In an epitaxial wafer for a heterobipolar transistor, including a collector layer 3, a base layer 4, and an emitter layer 5 on a semi insulating InP substrate 1, hydrogen atoms contained into the base layer 4 are consumed and the activation rate of carbon impurity is improved by using an organic phosphorous compound, such as trimethylphosphate as the raw material for epitaxial growth of all or a part of the emitter layer 5.例文帳に追加

半絶縁性ＩｎＰ基板１上にコレクタ層３、ベース層４、エミッタ層５を含むヘテロバイポーラトランジスタ用エピタキシャルウエハにおいて、エミッタ層５のすべてまたは一部のエピタキシャル成長の原料として、トリメチルリン等の有機リン化合物を用いることにより、ベース層４に取り込まれた水素原子を消費し、炭素不純物の活性化率を向上させる。 - 特許庁

The semiconductor laser 100 on the InP substrate having an active layer constituted of Al series material is provided with the active layer 105 constituted of the Al series material, a boundary layer 108A on the active layer 105, a ridge 111 having a waveguide layer 109, not containing Al and positioned on the boundary layer 108A, and an embedding layer 112 for embedding the ridge on the boundary layer 108A.例文帳に追加

半導体レーザ１００は、Ａｌ系材料で構成された活性層を有するＩｎＰ基板上の半導体レーザにおいて、Ａｌ系材料で構成された活性層１０５と、活性層１０５の上の境界層１０８Ａと、境界層１０８Ａの上の、Ａｌを含有しない導波層１０９を有するリッジ１１１と、境界層１０８Ａの上のリッジを埋め込む埋め込み層１１２とを備える。 - 特許庁

This method includes the steps for: forming an etching mask extending in a predetermined direction on a second semiconductor region 30 of a substrate product 10A having first and second semiconductor regions 20, 30 including an InP based compound semiconductor; forming a stripe mesa structure 40 by performing dry etching using an etching mask, and then performing wet etching; forming an insulation film 42; and forming an electrode 50 by the lift-off method.例文帳に追加

この方法は、ＩｎＰ系化合物半導体を含む第１及び第２の半導体領域２０，３０を有する基板生産物１０Ａの第２の半導体領域３０上に、所定方向に延びるエッチングマスクを形成する工程と、エッチングマスクを用いてドライエッチングを行い、その後にウェットエッチングを行うことによりストライプメサ構造４０を形成する工程と、絶縁膜４２を形成する工程と、リフトオフ法により電極５０を形成する工程とを備える。 - 特許庁

An HEMT has an i-InAlAs buffer layer 2, an i-InGaAs channel alyer 3, an i-InAlAs spacer layer 4, a δ-dope sheet 5, a barrier layer 6, and an n-InGaAs cap layer 7 that are sequentially formed on an InP substrate 1, and a drain electrode 8 as well as a source electrode 8 that are formed on the n-InGaAs cap layer 7.例文帳に追加

ＩｎＰ基板１上に順次形成したｉ−ＩｎＡｌＡｓバッファ層２、ｉ−ＩｎＧａＡｓチャネル層３、ｉ−ＩｎＡｌＡｓスペーサ層４、δ−ドープシート５、バリア層６、ｎ−ＩｎＧａＡｓキャップ層７、およびｎ−ＩｎＧａＡｓキャップ層７上に形成されたソース電極８並びにドレイン電極９を有するＨＥＭＴのゲート電極１１を、バリア層６およびδ−ドープシート５を貫通してｉ−ＩｎＡｌＡｓスペーサ層４に達するように形成する。 - 特許庁