「InP substrate」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The semiconductor device for communication equipment has an HFET structure and comprises an InP substrate, a buffer layer and a spacer layer made of InAlAs, and a channel layer made of InGaAsPN between the buffer and spacer layers.例文帳に追加

通信機器用半導体装置は，ＨＦＥＴの構造を有し、ＩｎＰ基板と、ＩｎＡｌＡｓからなるバッファ層及びスペーサ層と、バッファ層とスペーサ層に挟まれたＩｎＧａＡｓＰＮからなるチャネル層とを備えている。 - 特許庁

A variable wavelength semiconductor laser apparatus 10 has a variable wavelength element section 12 and a stimulation element section 14 for allowing a variable wavelength layer at the variable wavelength element section to be subjected to light stimulation on a common n-InP substrate 16.例文帳に追加

本波長可変半導体レーザ装置１０は、共通のｎ−ＩｎＰ基板１６上に、波長可変素子部１２と、波長可変素子部の波長可変層を光励起する励起素子部１４とを備える。 - 特許庁

A buffer layer 11, a lower clad layer 12, a lower guide layer 13, an active layer 14, an upper guide layer 15, an upper clad layer 16, and a contact layer 17 are provided in this order on a surface of a substrate 10 made of InP.例文帳に追加

ＩｎＰからなる基板１０の一面側に、バッファ層１１、下部クラッド層１２、下部ガイド層１３、活性層１４、上部ガイド層１５、上部クラッド層１６およびコンタクト層１７をこの順に備える。 - 特許庁

An n-side GRIN-SCH (Grated Index-Separate Confinement Heterostructure) layer 4 is constructed with three layers, that is, a 1.0Q layer 4a with 20 nm thickness, a 1.1Q layer 4b with 20 nm thickness and a 1.2Q layer 4c with 20 nm thickness from the n-type InP substrate side.例文帳に追加

ｎ側ＧＲＩＮ−ＳＣＨ層４は、ｎ型ＩｎＰ基板側から厚さ２０ｎｍの１．０Ｑ層４ａ、厚さ２０ｎｍの１．１Ｑ層４ｂ、厚さ２０ｎｍの１．２Ｑ層４ｃの３層で構成される。 - 特許庁

An HBT 1 includes a semi-insulating InP substrate 2, a buffer layer 30 formed on the substrate 2, a subcollector layer 40 formed on the buffer layer 30, a collector layer 80, a base layer 90, an emitter layer 100, and an emitter contact layer 110 formed on the emitter layer 100.例文帳に追加

ＨＢＴ１は、半絶縁性のＩｎＰ基板２と、同基板２上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、コレクタ層８０と、ベース層９０と、エミッタ層１００と、エミッタ層１００上に形成されたエミッタコンタクト層１１０とを有する。 - 特許庁

HBT 1 has a substrate 2 composed of a semi-insulating InP, a sub-collector layer 3 formed on the substrate 2, an insertion layer 4 formed on the sub-collector layer 3, a main mesa 10 formed on the insertion layer 4, and an emitter contact mesa 8 formed on the main mesa 10.例文帳に追加

ＨＢＴ１は、半絶縁性ＩｎＰから構成される基板２と、基板２上に形成されたサブコレクタ層３と、サブコレクタ層３上に形成された挿入層４と、挿入層４上に形成された主要部メサ１０と、主要部メサ１０上に形成されたエミッタコンタクトメサ８とを有する。 - 特許庁

An HBT1 comprises a semi-insulating InP substrate 2, a buffer layer 30 formed on the substrate 2, a sub-collector layer 40 formed on the buffer layer 30, a collector layer 50, a base layer 60, an emitter layer 70, and an emitter contact layer 80 formed on the emitter layer 70.例文帳に追加

ＨＢＴ１は、半絶縁性ＩｎＰ基板２と、同基板２上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、コレクタ層５０と、ベース層６０と、エミッタ層７０と、エミッタ層７０上に形成されたエミッタコンタクト層８０とを有する。 - 特許庁

A magnetic semiconductor device 10 is made up of a substrate 11, composed of InP, a quantum well layer 13 composed of ZnSnAs_2 to which Mn is added and crystal-grown onto the substrate 11, and a set of barrier layers 12 and 14 composed of InAlAs and/or InGaAs, crystal-grown on the substrate 11, and sandwiching the quantum well layers 13.例文帳に追加

磁性半導体素子１０は、ＩｎＰからなる基板１１と、Ｍｎが添加されたＺｎＳｎＡｓ_２からなりかつ基板１１の上に結晶成長された量子井戸層１３と、ＩｎＡｌＡｓ及び／又はＩｎＧａＡｓからなり基板１１の上に結晶成長されかつ量子井戸層１３を挟持する一組の障壁層１２，１４と、を備える。 - 特許庁

A semiconductor substrate is provided, which includes a first III-V compound semiconductor layer lattice-matching or pseudo-lattice-matching InP and not containing arsenic, and a second semiconductor layer which is formed in contact with the first semiconductor layer, includes a III-V compound semiconductor layer lattice-matching or pseudo-lattice-matching InP and can be selectively oxidized with the first semiconductor layer.例文帳に追加

ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であって、前記第１半導体層に対し選択的に酸化が可能な第２半導体層と、を備えた半導体基板が提供される。 - 特許庁

The laser is provided with an n-InGaAsP grating layer 112 formed above an n-InP substrate 101, an AlGaInAs-MQW active layer 103 formed above the grating layer 112, and a ridge 114 which is formed above the active layer 103 and has a p-InP clad layer 106 and a p-InGaAs contact layer 108.例文帳に追加

ｎ−ＩｎＰ基板１０１の上方に形成されたｎ−ＩｎＧａＡｓＰ回折格子層１１２と、この回折格子層１１２の上方に形成されたＡｌＧａＩｎＡｓ−ＭＱＷ活性層１０３と、この活性層１０３の上に形成され、ｐ−ＩｎＰクラッド層１０６およびｐ−ＩｎＧａＡｓコンタクト層１０８を備えたリッジ部１１４とを有する。 - 特許庁

Semiconductor multi-layer films constituted of n-InGaAsP light absorption layers 101 or n-InGaAs light receiving layers 103 or the like are epitaxially grown on an n-InP substrate 100, and an SiN film is deposited and patterned.例文帳に追加

ｎ−ＩｎＰ基板１００上にｎ−ＩｎＧａＡｓＰ光吸収層１０１やｎ−ＩｎＧａＡｓ受光層１０３等からなる半導体多層膜を順次エピタキシャル成長した後、ＳｉＮ膜を堆積し、パターニングを行う。 - 特許庁

The lower semiconductor multilayer 4 further includes an extension strain stress addition layer 14 that has tensile strain and is provided between the active layer 12 and the ridge 5, and has a negative lattice mismatch degree with respect to the n-type InP substrate 3.例文帳に追加

下部半導体積層部４は、引っ張り歪みを有し活性層１２とリッジ部５との間に設けられた伸張歪応力付加層１４を更に含み、ｎ型ＩｎＰ基板３に対して負の格子不整合度を有する。 - 特許庁

The distance between a lower end of the end region 5a and the active layer 12 in a direction perpendicular to the principal surface 3a of the n-type InP substrate 3 is larger than the distance between a lower end of the principal region 5b and the active layer 12 in the same direction.例文帳に追加

ｎ型ＩｎＰ基板３の主面３ａに垂直な方向における端部領域５ａの下端と活性層１２との距離は、同方向における主領域５ｂの下端と活性層１２との距離より大きい。 - 特許庁

To provide an impurity concentration measuring system capable of nondestructively, simply measuring a concentration of impurities of an InP substrate, and to provide an impurity concentration measuring method, an impurity concentration measuring program, and a computer-readable record medium.例文帳に追加

非破壊で、且つ簡便に、ＩｎＰ基板の不純物の濃度を測定することが可能な不純物濃度測定システム、不純物濃度測定方法、不純物濃度測定プログラム及びコンピュータ読み取り可能な記録媒体を提供する。 - 特許庁

A laser element 100 is provided with a columnar part formed of the laminated structure of compound semiconductor layers including an active layer 16, and laser beams are emitted from the opposite side of the columnar part to an InP substrate 10 to an orthogonal direction.例文帳に追加

本レーザ素子１００は、活性層１６を含む化合物半導体層の積層構造で形成された柱状部を備え、柱状部の反対側からＩｎＰ基板１０に対して直交方向にレーザ光を放出する。 - 特許庁

To provide an easy-to-fabricate light receiving element having a small dark current in which middle infrared light in the range of 1.65-3.0 μm can be received by forming a light receiving layer of good crystallinity with little defect on an InP substrate.例文帳に追加

ＩｎＰ基板の上に結晶性の良い欠陥の少ない受光層を形成することによって１．６５μｍ〜３．０μｍの中赤外光を受光できる製造容易で暗電流の小さい受光素子を与えること。 - 特許庁

This method of manufacturing an epitaxial wafer is such that, when a III-V compound semiconductor layer is made to grow by epitaxial growth on a GaAs or InP compound semiconductor substrate, a temperature rising rate is reduced at least one time during a substrate temperature rising period before the epitaxial growth is started.例文帳に追加

本発明によるエピタキシャルウエハの製造方法では、ＧａＡｓまたはＩｎＰの化合物半導体基板上にＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させるに際し、そのエピタキシャル層成長開始前の基板昇温期間中に昇温レートを少なくとも１回以上低減させることを特徴としている。 - 特許庁

A semiconductor device having an InP channel layer 3 and a Schottky layer 5 forming gates of hetero-junction FETs using the InP channel layer 3 comprises an InGaP grated layer 4 inserted between the Schottky layer 5 and the channel layer 3, the grated layer 4 matches it with the lattice constant of the AlGaAs Schottky layer different from the lattice constants of the substrate and the channels, thereby raising ΦB.例文帳に追加

ＩｎＰチャネル層を用いたヘテロ接合ＦＥＴにおけるゲートが形成されるショットキー層５とＩｎＰチャネル層３とを備えた半導体装置において、ショットキー層５とＩｎＰチャネル層３との間に挿入されたＩｎＧａＰグレーティッド層４を備え、ＩｎＧａＰグレーティッド層４が、基板およびチャネルの格子定数と異なった格子定数のＡｌＧａＡｓショットキー層と格子整合させて、ΦＢを大きくする。 - 特許庁

A p-InP clad layer 6, a p-GaInAsP contact layer 7 and a p-side electrode 10 are laminated on the spacer layer 4 and the blocking layer 9, and an n-side electrode 11 is arranged on the rear surface of the substrate 1.例文帳に追加

ｐ−ＩｎＰスペーサ層４とｎ−ＩｎＰブロッキング層９上にｐ−ＩｎＰクラッド層６、ｐ−ＧａＩｎＡｓＰコンタクト層７、ｐ側電極１０が積層され、ｎ−ＩｎＰ基板１の裏面にはｎ側電極１１が配置される。 - 特許庁

The semiconductor photodetector is provided with an InP substrate 11, an In_xGa_1-xAs buffer layer 12 (0≤x≤1) and a light-receiving layer 13 which is positioned on the In_xGa_1-xAs buffer layer 12 and contains nitrogen.例文帳に追加

ＩｎＰ基板１１と、ＩｎＰ基板上に位置するＩｎ_ｘＧａ_１−ｘＡｓバッファ層１２（０≦ｘ≦１）と、Ｉｎ_ｘＧａ_１−ｘＡｓバッファ層１２上に位置する、窒素を含む化合物半導体の受光層１３とを備えることを特徴とする。 - 特許庁

The epitaxial substrate 11 for the MBE includes: a III-V compound semiconductor single crystal wafer 13 such as GaAs, InP; and a homoepitaxial film 15 having the surface 15a for depositing the III-V compound semiconductor film with the use of the MBE method.例文帳に追加

ＭＢＥ用エピタキシャル基板１１は、ＧａＡｓ、ＩｎＰといったIII−Ｖ化合物半導体単結晶ウエハ１３と、ＭＢＥ法を用いてIII−Ｖ化合物半導体膜を堆積するための表面１５ａを有するホモエピタキシャル膜１５とを含む。 - 特許庁

A buffer layer 102 made of undoped InAlAs, etc., a channel layer 103 made of undoped InGaAs, etc., an electron supply layer 104 made of InAlAs, etc., and an ohmic contact layer 106 are formed on a semiconductor substrate 101 made of semi-insulating InP, etc.例文帳に追加

半絶縁性のＩｎＰ等の半導体基板１０１上に、アンドープＩｎＡｌＡｓ等のバッファ層１０２、アンドープＩｎＧａＡｓ等のチャネル層１０３、ＩｎＡｌＡｓ等の電子供給層１０４、オーミックコンタクト層１０６が形成されている。 - 特許庁

That means, an In_xGa_1-xAs_ySb_1-y(0≤x≤0.5, 0≤y≤1) having a thickness of 0.3-3 μm is directly formed as an active layer on the bulk single crystal plate of GaAs, InP and Si or a thin film substrate thereof.例文帳に追加

すなわち、ＧａＡｓ、ＩｎＰ、Ｓｉのバルク単結晶板、またはそれらの薄膜基板上に、直にＩｎ_ｘＧａ_１−ｘＡｓ_ｙＳｂ_１−ｙ（０≦ｘ≦０．５、０≦ｙ≦１）を活性層として、０．３μｍ以上３μｍ以下の厚さで形成する。 - 特許庁

The lattice constants of the In GaAsP semiconductor layers 16, 20 are larger than the lattice constant of the InP substrate 4, and smaller than that of the group III-V compound semiconductor light-absorbing layer 18.例文帳に追加

ＩｎＧａＡｓＰ半導体層１６、２０の格子定数はＩｎＰ基板４の格子定数より大きく、また、ＩｎＧａＡｓＰ半導体層１６、２０の格子定数はＩＩＩ−Ｖ族化合物半導体光吸収層１８の格子定数より小さい。 - 特許庁

The thickness of the depletion layer which is formed between the n-type InP substrate 1 and the p-type diffusion layer region 7 when voltage is applied to a cathode electrode 8 and an anode electrode 9 is larger than that of a light receiver A at least in part of a region below the anode electrode 9.例文帳に追加

カソード電極８とアノード電極９に電圧を印加したときに、ｎ型ＩｎＰ基板１とｐ型拡散層領域７との間に形成される空乏層の厚さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより厚くなる。 - 特許庁

The light-receiving device 10 for converting optical signals to electrical signals and the device 30 for the amplification for amplifying the electrical signals converted in the light-receiving device 10, are arranged on an InP substrate 1 and both devices 10 and 30 are provided with the same semiconductor film structure.例文帳に追加

ＩｎＰ基板１の上において、光信号を電気信号に変換する受光デバイス１０と、受光デバイス１０で変換した電気信号を増幅する増幅用デバイス３０が配置され、両デバイス１０，３０は同一の半導体膜構造を有する。 - 特許庁

In a quantum well structure 12 with a quantum well layer 10 formed on an InP substrate, the quantum well layer 10 is crystal-grown at a temperature of ≥440°C and ≤510°C and the quantum well layer 10 has compression distortion of ≥2% and <10%.例文帳に追加

ＩｎＰ基板上に量子井戸層１０が形成される量子井戸構造１２において、前記量子井戸層１０は４４０℃以上５１０℃以下の温度下で結晶成長し、該量子井戸層１０は２％以上１０％未満の圧縮歪を有した。 - 特許庁

The light-receiving device includes an InP substrate, and a superlattice light-receiving layer formed by alternatively laminating a sink layer of a group third-fifth compound semiconductor containing In, Ga, As, and N and a raised layer of a group third-fifth compound semiconductor containing Ga, As, and Sb to form a type 2 junction.例文帳に追加

ＩｎＰを基板とし、Ｉｎ、Ｇａ、Ａｓ、Ｎを含む３−５族化合物半導体の沈降層と、Ｇａ、Ａｓ、Ｓｂを含む３−５族化合物半導体の隆起層とを交互に積層し、タイプ２の接合を形成した超格子を受光層とする。 - 特許庁

A semiconductor laminate structure 24 having a dummy layer 14, a p type Al(Ga)InAs lower light lockup layer 16, AlGaInAs multiple quantum well active layer 18 and an n type Al(Ga)InAs upper light lockup layer 20 is formed on a p type InP substrate 10.例文帳に追加

ｐ型ＩｎＰ基板１０上に、ダミー層１４、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０を有する半導体積層構造２４を形成する。 - 特許庁

A semiconductor laser region (LD region) 100a equipped with a strip-form waveguide structure and an EA-type light modulator region (EA region) 100b are made, with an isolation region 100c in-between, on a semiconductor substrate 1 consisting of InP or the like.例文帳に追加

ＩｎＰ等からなる半導体基板１上に、ストライプ状の光導波路構造を備えた半導体レーザ領域（ＬＤ領域）１００ａとＥＡ型光変調器領域（ＥＡ領域）１００ｂがアイソレーション領域１００ｃを挟んで形成されている。 - 特許庁

A current injection region 102 on an n-type InP substrate 101 is provided with a first laser active layer 103 and a second laser active layer 104 while a first current constriction layer 107 and a second lamp bulb constriction layer 108 are equipped around the current injection region 102.例文帳に追加

ｎ型ＩｎＰ基板１０１上の電流注入領域１０２は、第１のレーザの活性層１０３と第２のレーザの活性層１０４を備え、その周囲には、第１の電流狭窄層１０７および第２の電球狭窄層１０８を備える。 - 特許庁

An HBT 20 has a semi-insulating InP substrate 1, which has a (100) plane as a main surface, a sub-collector layer 2, a mesa consisting of a collector 3 and inclined composition base layer 4 and a mesa consisting of an emitter layer 5, an inclined composition emitter layer 6 and an emitter cap layer 7.例文帳に追加

本ＨＢＴ２０は、（１００）面を主面とする半絶縁性ＩｎＰ基板１と、サブコレクタ層２と、コレクタ層３と組成傾斜型ベース層４とからなるメサと、エミッタ層５、エミッタ組成傾斜層６及びエミッタキャップ層７からなるエミッタ・メサとを備えている。 - 特許庁

Stimulation is caused in a direction orthogonal to the guide direction of the signal light by embedding n-GaInAsP current block layers 504 to both sides of a GaInAsP active layer 502 formed on an n-InP substrate 501 and forming n-InP embedded layers 510 arranged in a direction orthogonal to the GaInAsP active layers 502 at a prescribed interval to the n-GaInAsP current block layers 504.例文帳に追加

ｎ−ＩｎＰ基板５０１上に形成されたＧａＩｎＡｓＰ活性層５０２の両側をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４で埋め込むとともに、ＧａＩｎＡｓＰ活性層５０２と直交する方向に所定間隔で配列されたｎ−ＩｎＰ埋め込み層５１０をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４に形成することにより、信号光の導波方向と直交する方向で発振が起こるようにする。 - 特許庁

The compound semiconductor laminated structure is structured such that a fourth buffer layer 40 formed of InP is provided as the uppermost layer of a laminated buffer layer 42 on a substrate 32, the laminated buffer layer 42 being formed to have lattice constants varied stepwise or continuously, and a particular compound semiconductor layer 44 having a lattice constant differing from that of the substrate 32 is formed on an upper surface of this fourth buffer layer 40 .例文帳に追加

基板３２上の、階段状もしくは連続的に格子定数の変化がなされて形成された積層バッファ層４２の最上層としてＩｎＰによる第４バッファ層４０を設け、この第４バッファ層４０の上面に、基板３２とは格子定数の異なる特定化合物半導体層４４が形成された構成とする。 - 特許庁

On an InP substrate 1, an N-containing InGaAs-based layer 3 is grown by an MBE method and then heat treatment is carried out between 600 to 800°C to set the average hydrogen concentration of the N-containing InGaAs-based layer 3 to be 2×10^17 number/cm^3 or lower by the heat treatment.例文帳に追加

ＩｎＰ基板１上にＮ含有ＩｎＧａＡｓ系層３をＭＢＥ法で成長させ、その後、６００℃以上８００℃未満の熱処理を施し、上記の熱処理により、Ｎ含有ＩｎＧａＡｓ系層３の平均水素濃度を２×１０^１７個／ｃｍ^３以下とする。 - 特許庁

The MIS compound semiconductor device is manufactured by forming an AlN film (gate insulating film) 103 composed of a nitride of a group III element on a substrate 101 provided with an epitaxial layer (semiconductor layer) 102 composed of an InP-based compound semiconductor by the ECR sputtering method.例文帳に追加

ＩｎＰ系の化合物半導体からなる半導体層エピタキシャル層（半導体層）１０２を備えた基板１０１の上に、ＥＣＲスパッタ法により、ＩＩＩ族元素の窒化物であるＡｌＮ膜（ゲート絶縁膜）１０３を形成することで、ＭＩＳ型化合物半導体装置を製造する。 - 特許庁

The crystal surface at the side surface of the diffraction grating provided to the distributed feedback semiconductor laser using an InP substrate 1 having the plane (100), as the main plane is formed of the crystal plane inclined in any direction of the [01-1] direction and [011-] direction from the plane (100).例文帳に追加

（１００）面を主面とするＩｎＰ基板１を用いた分布帰還型半導体レーザに設ける回折格子の側面の結晶面を（１００）面から〔０１−１〕方向或いは〔０１１−〕方向のいずれかの方向に傾斜した結晶面、即ち、「Ｂ面」で構成する。 - 特許庁

To provide a method for vapor growth which is capable of growing well-reproductively an epitaxial layer of a compound semiconductor such as InGaAsP on a semiconductor substrate such as InP in a desired element composition and of manufacturing stably a semiconductor element with a definite PL wavelength.例文帳に追加

ＩｎＰ等の半導体基板上にＩｎＧａＡｓＰ等の化合物半導体からなるエピタキシャル層を所望の元素組成で再現性よく成長させ、一定のＰＬ波長を有する半導体素子を安定して製造することのできる気相成長方法を提供する。 - 特許庁

In the impurity concentration measuring system 10, when the room temperature PL intensity and the specific resistance of the InP substrate are inputted to an input 14, a specific resistance calculator 16 calculates a plurality of specific resistance from a plurality of relational expressions stored in a storage 12 based on the inputted room temperature PL intensity.例文帳に追加

本発明に係る不純物濃度測定システム１０においては、ＩｎＰ基板の室温ＰＬ強度及び比抵抗が入力部１４に入力されると、比抵抗算出部１６が、入力された室温ＰＬ強度に基づき、格納部１２に格納された複数の関係式から複数の比抵抗を算出する。 - 特許庁

An optical amplifier integrated excitation light source is realized by forming a semiconductor laser element for outputting a plurality of laser beams of longitudinal oscillation modes containing diffraction gratings, and an optical amplifier for amplifying the laser beam generated from the laser element to output the beam to the exterior on an n-type InP substrate 1.例文帳に追加

ｎ−ＩｎＰ基板１上に、回折格子を内蔵する複数の発振縦モードのレーザ光を出力する半導体レーザ素子部と、その半導体レーザ素子部で生成されたレーザ光を増幅して外部に出力する光増幅器部とを形成することで光増幅器集積励起光源を実現する。 - 特許庁

The semiconductor mesa 14 includes: an n-ty pe first clad layer 18 provided on an n-type clad layer 18 provided on the n-type InP substrate 12; an n-type second clad layer 24 provided on the first clad layer 18; an active layer 20 provided between the first clad layer 18 and second clad layer 24; and a tunnel junction layer 22.例文帳に追加

半導体メサ１４は、ｎ型ＩｎＰ基板１２上に設けられたｎ型の第１クラッド層１８と、第１クラッド層１８上に設けられたｎ型の第２クラッド層２４と、第１クラッド層１８及び第２クラッド層２４の間に設けられた活性層２０と、トンネル接合層２２とを備える。 - 特許庁

The compound semiconductor device includes at least: the substrate 101 formed of InP; a silicon nitride layer 102 formed on the substrate 101; a silicon oxide layer 103 formed on the silicon nitride layer 102: the resistor layer 104 composed of WSiN and formed on the silicon oxide layer 103; and pieces of wiring 105 and 106 formed on the silicon oxide layer 103 and connected to the resistor layer 104.例文帳に追加

ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。 - 特許庁

The method for manufacturing the semiconductor light-emitting element 1 absorbs in advance Si atoms 41 obtained by thermal decomposition of SiH_4, thereby forming a diffusion protection layer 31 composed of Si-doped InP with high impurity concentration on one surface of a semiconductor substrate 11 and side surfaces of a semiconductor mesa part 12 in the initial growth of a buried layer 13.例文帳に追加

半導体レーザ素子１の製造方法では、ＳｉＨ_４を熱分解して得られるＳｉ原子４１を予め吸着させることにより、埋込層１３の初期成長において、半導体基板１１の一面及び半導体メサ部１２の側面に、高不純物濃度のＳｉドープＩｎＰによる拡散防止層３１を形成する。 - 特許庁

A field effect transistor includes: a substrate 101 comprising a semi-insulating InP; a hole transit layer 102 formed on the substrate 101 and comprising GaAsSb in which carbon (C) is introduced as a p-type impurity; a channel layer 103 formed on the hole transit layer 102 and comprising InGaAs; an electron supply layer 104 formed on the channel layer 103; and a barrier layer 105 formed on the electron supply layer 104.例文帳に追加

半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 - 特許庁

A heterojunction bipolar transistor comprises: a first collector layer 102 formed above a substrate 101 composed of InP; a second collector layer 103 formed on the first collector layer 102; a base layer 104 formed on the second collector layer 103 and composed of a compound semiconductor containing Ga, As, and Sb; and an emitter layer 105 formed on the base layer 104 and composed of a compound semiconductor containing In and P.例文帳に追加

ＩｎＰからなる基板１０１の上に形成された第１コレクタ層１０２と、この上に形成された第２コレクタ層１０３と、この上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層１０４と、この上に形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層１０５とを少なくとも備える。 - 特許庁