「Logic design」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

LOGIC CIRCUIT DESIGN METHOD, LOGIC CIRCUIT DESIGN PROGRAM, AND LOGIC CIRCUIT DESIGN DEVICE例文帳に追加

論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 - 特許庁

LOGIC CIRCUIT DESIGN METHOD, LOGIC CIRCUIT DESIGN PROGRAM, AND LOGIC CIRCUIT DESIGN SYSTEM例文帳に追加

論理回路設計方法、論理回路設計プログラムおよび論理回路設計装置 - 特許庁

LOGIC CIRCUIT DESIGN VERIFICATION APPARATUS例文帳に追加

論理回路設計検証装置 - 特許庁

LOGIC CIRCUIT DESIGN SUPPORT SYSTEM例文帳に追加

論理回路設計支援システム - 特許庁

DESIGN METHOD FOR LOGIC CIRCUIT例文帳に追加

論理回路の設計方法 - 特許庁

LOGIC CIRCUIT DESIGN METHOD AND DEVICE例文帳に追加

論理回路設計方法及び装置 - 特許庁

LSI INSIDE LOGIC DESIGN SYSTEM例文帳に追加

ＬＳＩ内部論理設計システム - 特許庁

LOGIC CIRCUIT DESIGN METHOD AND LOGIC CIRCUIT例文帳に追加

論理回路設計方法及び論理回路 - 特許庁

DESIGN METHOD OF LOGIC CIRCUIT AND DESIGN SUPPORT DEVICE例文帳に追加

論理回路の設計方法および設計支援装置 - 特許庁

LOGIC CIRCUIT DESIGN DEVICE AND DESIGN METHOD例文帳に追加

論理回路設計装置および設計方法 - 特許庁

METHOD FOR DESIGNING LOGIC CIRCUIT, LOGIC DESIGN PROGRAM AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

論理回路の設計方法、論理設計プログラム及び半導体集積回路 - 特許庁

DESIGN METHOD FOR LOGIC CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT WITH LOGIC CIRCUIT例文帳に追加

論理回路の設計方法および論理回路を有する半導体集積回路 - 特許庁

LOGIC CIRCUIT REDESIGN PROGRAM, LOGIC CIRCUIT DESIGN DEVICE, AND LOGIC CIRCUIT REDESIGN METHOD例文帳に追加

論理回路再設計プログラム、論理回路設計装置、および論理回路再設計方法 - 特許庁

LOGIC CIRCUIT DESIGN SUPPORT DEVICE AND LOGIC CIRCUIT DESIGN SUPPORT METHOD USING IT例文帳に追加

論理回路設計支援装置およびこれを用いた論理回路設計支援方法 - 特許庁

LOGIC CIRCUIT, SEMICONDUCTOR DESIGN SUPPORT DEVICE AND SEMICONDUCTOR DESIGN SUPPORT METHOD例文帳に追加

論理回路、半導体設計支援装置および半導体設計支援方法 - 特許庁

To achieve a reduced power consumption in a logic design and a layout design.例文帳に追加

論理設計及びレイアウト設計における低消費電力化実現する。 - 特許庁

LOGIC CIRCUIT AND ITS AUTOMATIC DESIGN DEVICE例文帳に追加

論理回路及びその自動設計装置 - 特許庁

LOGIC DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の論理設計方法 - 特許庁

OPTIMIZATION APPARATUS AND METHOD FOR LOGIC DESIGN例文帳に追加

論理設計最適化装置および方法 - 特許庁

LOGIC CIRCUIT DESIGN METHOD AND PROGRAM例文帳に追加

論理回路設計方法及びプログラム - 特許庁

LOGIC CIRCUIT DESIGN DEVICE, METHOD AND PROGRAM例文帳に追加

論理回路設計装置、方法及びプログラム - 特許庁

LOGIC CIRCUIT DESIGN VERIFYING DEVICE AND METHOD AND PROGRAM例文帳に追加

論理回路設計検証装置および方法、プログラム - 特許庁

PROGRESS SITUATION GRASPING SYSTEM FOR LOGIC CIRCUIT DESIGN例文帳に追加

論理回路設計進捗状況把握システム - 特許庁

To facilitate the logic design of CCD/TG.例文帳に追加

ＣＣＤ／ＴＧの論理設計を容易に行う。 - 特許庁

SYSTEM, LOGIC, APPARATUS, AND METHOD FOR VERIFYING DESIGN例文帳に追加

設計検証方法、装置、論理及びシステム - 特許庁

INTEGRATED LOGIC CIRCUIT AND HIERARCHICAL DESIGN METHOD THEREFOR例文帳に追加

集積論理回路及びその階層設計方法 - 特許庁

LOGIC SYNTHESIZER, CIRCUIT DESIGN METHOD AND PROGRAM例文帳に追加

論理合成装置、回路設計方法及びプログラム - 特許庁

LOGIC DESIGN SUPPORT SYSTEM AND PROGRAM例文帳に追加

論理設計支援システム及びプログラム - 特許庁

A layout design of the core logic block is performed independently of a layout design of the other logic block and an inter-block wiring design.例文帳に追加

コア論理ブロックのレイアウト設計は、他の論理ブロックのレイアウト設計およびブロック間配線設計とは独立に行う。 - 特許庁

The logic design of logic elements and latches is prepared and the logic elements and the latches are positioned within the integrated circuit according to the logic design in order to create a physical design.例文帳に追加

論理素子およびラッチの論理設計を準備し、次いで、この論理設計に基づいてこれらの論理素子およびラッチを集積回路内に配置することによって物理設計を作成する。 - 特許庁

OPTIMIZING PROCESSING METHOD FOR LOGIC CIRCUIT AND LOGIC DESIGN SYSTEM USING THE SAME例文帳に追加

論理回路の最適化処理方法ならびに同方法を用いた論理設計システム - 特許庁

To design logic circuits which share a shared resource without providing an arbitration circuit in the logic circuits.例文帳に追加

論理回路に調停回路を設けずに、共有リソースを共有化する論理回路を設計する。 - 特許庁

To provide a logic verification system, a logic verification method, and a logic verification program, each contributes to reduction of man-hour for logic design with respect to logic verification and error position correction of a designed logic circuit.例文帳に追加

設計した論理回路の論理検証およびエラー箇所の修正において、論理設計工数の低減に寄与することのできる論理検証装置、論理検証方法および論理検証プログラムを提供する。 - 特許庁

A logic circuit design device obtains the configuration information of a logic circuit by the analysis of register information on an input logic circuit block.例文帳に追加

本願が開示する論理回路設計装置は、入力された論理回路ブロックのレジスタ情報を解析して論理回路の構成情報を取得する。 - 特許庁

A total of power consumption of logic gates included in each logic cone A, B is obtained in each logic cone A, B inside a design target circuit 100.例文帳に追加

設計対象回路１００内の論理コーンＡ，Ｂごとに、各論理コーンＡ，Ｂに含まれる論理ゲートの消費電力の総和を求める。 - 特許庁

To provide a logic circuit that facilitates timing design of a clock system and reduces the design period in the logic circuit of a gated clock system.例文帳に追加

ゲーテットクロック方式の論理回路において、クロック系のタイミング設計を容易化し設計期間を短縮する論理回路の提供。 - 特許庁

To provide an efficient logic design system capable of being applied to design of a large-scale logic circuit.例文帳に追加

大規模な論理回路の設計にも適用することができ、かつ効率的な論理設計システムを提供する。 - 特許庁

A gated clock design is one of design methods for reducing power consumption of a logic circuit.例文帳に追加

論理回路の消費電力を低減する設計手法の１つにゲーテッドクロック設計がある。 - 特許庁

The circuit design is emulated by a hardware logic emulator.例文帳に追加

回路設計は、ハードウェア論理エミュレータによりエミュレートされる。 - 特許庁

AUTOMATIC ASSERTION GENERATOR AND LOGIC CIRCUIT DESIGN VERIFICATION METHOD例文帳に追加

アサーション自動生成装置および論理回路設計検証方法 - 特許庁

GATE BLOCK, LOGIC CIRCUIT EMPLOYING THE SAME AND DESIGN METHOD THEREOF例文帳に追加

ゲートブロックおよびこれを用いた論理回路並びにその設計方法 - 特許庁

LOGIC SIMULATION METHOD, AND METHOD FOR VERIFYING DESIGN OF SEMICONDUCTOR CIRCUIT例文帳に追加

論理シミュレーション方法および半導体回路の設計検証方法 - 特許庁

To make an algorithm and a circuit design in a logic operation simple and efficient.例文帳に追加

論理演算のアルゴリズムおよび回路設計の簡素化と効率化を図る。 - 特許庁

PATH TRANSISTOR LOGIC CIRCUIT DESIGN METHOD AND DEVICE USING THE SAME例文帳に追加

パストランジスタ論理回路設計方法およびこれを用いた装置 - 特許庁

To provide a programmable logic block available for an asynchronous circuit design.例文帳に追加

非同期回路設計に使用可能なプログラマブルロジックブロックの提供。 - 特許庁