「a. reg.」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In the radiation region of the parallel electron beams ESW, a plurality of resist patterns REG1(1)-REG(4) which correspond to a plurality of gate electrodes in which variation of dimensions may be generated are contained, the variation of each dimension of the plurality of resist patterns is reflected on the substrate current Ik.例文帳に追加

平行電子線ＥＳＷの照射領域には、寸法のバラツキが発生し得る複数のゲート電極に対応する複数のレジストパターンＲＥＧ１（１）〜ＲＥＧ（４）が含まれ、この複数のレジストパターンの各寸法のバラツキが基板電流Ｉｋに反映される。 - 特許庁

A conversion circuit for converting differential power signals II[1] and II[2] into differential output currents IC[1] and IC[2] includes conversion means CONV and input impedance adjusting means REG of the circuit connected to the conversion means CONV.例文帳に追加

差動電力信号ＩＩ[１]、ＩＩ[２]を差動出力電流ＩＣ[１]、ＩＣ[２]に変換する変換回路に関し、変換回路は変換手段ＣＯＮＶおよび変換手段ＣＯＮＶに接続された回路の入力インピーダンス用調整手段ＲＥＧを含む。 - 特許庁

Since the data are stored from the register REG(n-1) of the final stage, a domino FIFO capable of outputting the initial data without waiting for the time required for shifting the data from the register of the input side to the register of the output side can be provided.例文帳に追加

これにより、最終段のレジスタＲＥＧ（ｎ−１）からデータが格納されるので、入力側から出力側のレジスタにデータがシフトされる時間を待たなくても、最初のデータを出力可能なドミノ式のＦＩＦＯを提供できる。 - 特許庁

In a memory device 10 capable of sequentially transferring data between plural registers and outputting or read out data from the register of the final output stage, data DI inputted to the memory device 10 can be written in the register REG(n-1) of the final output stage.例文帳に追加

複数のレジスタ間でシーケンシャルにデータを転送して最終の出力段のレジスタからデータを出力あるいは読み出し可能なメモリ装置１０において、このメモリ装置１０に入力されるデータＤＩを出力段のレジスタＲＥＧ（ｎ−１）に書き込み可能にする。 - 特許庁

The motor control device MC is composed of a battery power supply Brt, a main relay RYL0, a relay circuit RYLC, a voltage detector Ri, an actuator ACT, a drive changeover switch TSW, an electronic control unit ECU0 incorporating a control circuit CTR, a voltage dividing resistor Rd, a Zener diode Dz, a constant voltage circuit Reg, and a communication line ST.例文帳に追加

モータ制御装置ＭＣは、バッテリー電源ＢｒｔとメインリレーＲＹＬ０とリレー回路ＲＹＬＣと電圧検出部ＲｉとアクチュエータＡＣＴと駆動切換スイッチＴＳＷと制御回路ＣＴＲを内蔵する電子制御ユニットＥＣＵ０と分圧抵抗Ｒｄ及びツェナーダイオードＤｚと定電圧回路Ｒｅｇと通信ラインＳＴとから構成される。 - 特許庁

An amplifier includes: a signal amplification section 200 which outputs an output signal obtained by amplifying an input signal and a common mode voltage V_CM of the output signal; and a common mode feedback section 300 which outputs a signal corresponding to a difference between the common mode voltage V_CM and a reference potential V_ref as a regulation signal S_REG.例文帳に追加

入力信号を増幅した出力信号および出力信号のコモンモード電圧Ｖ_ＣＭを出力する信号増幅部２００と、コモンモード電圧Ｖ_ＣＭと参照電位Ｖ_ｒｅｆとの差に応じた信号を調整信号Ｓ_ＲＥＧとして出力するコモンモードフィードバック部３００と、を備える。 - 特許庁

In an information processor having a byte code accelerator BCA for converting a stack base intermediate language (byte code) into a register base instruction, between an instruction fetch part FET and a decoding part DEC, a selector SEL for the BCA and an instruction switch is disposed, and between the BCA and a register file REG_FILE, data transfer channels (P4, P5) are provided.例文帳に追加

スタックベースの中間言語（バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁

In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE.例文帳に追加

スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁

A plurality of terminals among the large number of terminals can be connected in common, and the control register REG allows a plurality of control signals CS_0, CSW_1, CSW_2 to be nearly simultaneously set at selection level to perform multiple selection of a plurality of analog switches SW_0, SW_1, SW_2 corresponding to a plurality of terminals connected in common.例文帳に追加

多数の端子の複数の端子は共通接続可能とされて、共通接続の複数の端子に対応する複数のアナログスイッチＳＷ_0、ＳＷ_1、ＳＷ_2を多重選択するために、制御レジスタＲＥＧは複数の制御信号ＣＳ_0、ＣＳＷ_1、ＣＳＷ_2を略同時に選択レベルに設定可能とする。 - 特許庁

At the time of executing displacement qualification indirect address generation by using a circular buffer by modulo addressing, the sum of the value, displacement, of displacement and the value, of a register reg is compared with the leading address MOD-S and final address MOD-E of the circular buffer so that the modulo addressing can be executed.例文帳に追加

モジュロアドレッシングによりサーキュラバッファを用いてディスプレースメント修飾間接アドレス生成を実行するものにおいて、ディスプレースメントの値ｄｉｓｐｌａｃｅｍｅｎｔとレジスタの値ｒｅｇの和をサーキュラバッファの先頭アドレスＭＯＤ＿Ｓおよび最終アドレスＭＯＤ＿Ｅと比較することによってモジュロアドレッシングを行う。 - 特許庁

The isolation switch circuits 19 and 20 by the switch control circuit 23 are on/off-controlled not only by the detection of the installation/removal of disk devices 101 and 102 based on the potential change of a detection signal (DETECT) but also by an isolation flag which is set by an isolation register (REG) 181.例文帳に追加

この場合、スイッチ制御回路２３によるアイソレーションスイッチ回路１９，２０それぞれのオン／オフ制御は、ディテクト信号（ＤＥＴＥＣＴ）の電位変化に基づくディスク装置１０１，１０２それぞれの装着／取り外しの検出のみならず、アイソレーションレジスタ（Isolation ＲＥＧ）１８１にセットされるアイソレーションフラグによっても行われる。 - 特許庁