「bit binary digit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A CPU 281 computes the theoretical products of the "advance notice binary digit string" and four binary 4-bit "comparison 4 bits" corresponding to the respective first to fourth advance notice times one by one at T11-T14 seconds in respective times for advance notice T1-T4.例文帳に追加

ＣＰＵ２８１は、各予告時間Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１４秒において、「予告ビット列」と各第１予告タイミング〜第４予告タイミングに対応する２進数４ビットの４個の「比較４ビット」との論理積を順次算出する。 - 特許庁

Based on the LSB bit information of an input digital signal IN for setting one by the value of a binary digit from the LSB side, the first condition branch circuit 20 creates boundary bit information becoming the boundary of continuous arrangement in the bit arrangement of an output digital signal.例文帳に追加

２進数の値分だけＬＳＢ側から１とする入力デジタル信号ＩＮのＬＳＢのビット情報に基づき、第１の条件分岐回路２０は出力デジタル信号のビット配列中の連続配列の境界となる境界ビット情報を生成する。 - 特許庁

A code conversion circuit 100 provided by column captures the redundant binary codes respectively outputted from the recursive ADCs in the order from a high order digit, gathers the redundant binary codes by two digits, respectively converts them to the 3-bit binary codes of a code system with low redundancy, and stores them in the storage unit 210.例文帳に追加

カラム毎に設けられた符号変換回路１００は、巡回型ＡＤＣから各々出力される冗長２進符号を上位桁から順に取り込み、冗長２進符号を２桁ずつまとめて冗長度の低い符号体系の３ビットの２進符号に各々変換し、記憶ユニット２１０に記憶させる。 - 特許庁

Continuous binary digit data series are converted into an input data word of 4-bit unit, then converted into an output cord word string of 6-bit unit which satisfies the (1, 7) RLL rule or the (1, 8) RLL rule, and auxiliary information is further added to record or transmit it.例文帳に追加

連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則または（１，８）ＲＬＬ規則を満足する６ビット単位の出力符号語列に変換し、さらに補助情報を付加して記録や伝送する。 - 特許庁

A ROM 12 of a main board 10 is provided with a data table storing input data being binary number data having the value of each bit 21 at each digit and data on the number of pay-out balls corresponding to this each input data.例文帳に追加

主基板10のＲＯＭ12には、上記各ビット21の値を各桁に有する二進数データである入力データと、この各入力データに対応する払出個数データとが記憶されたデータテーブル13が設けられる。 - 特許庁

Even if each output codeword of 6-bit unit, obtained by encoding an input data word of 4-bit unit respectively, is sequentially direct coupled as the output codeword column of a binary digit, it is the output codeword satisfying a RLL(1,7)(runlength limited) rule and includes a region for recording and playing the output codeword string.例文帳に追加

４ビット単位の入力データ語をそれぞれ符号化して得た６ビット単位の各出力符号語は２進数の出力符号語列として順次直接結合しても（１，７）ＲＬＬ（ラン・レングス・リミテッド）規則を満足する出力符号語であり、前記出力符号語列を記録再生する領域を有する。 - 特許庁

An operation unit 4 calculates a deviation between a preset desired value and detection values of voltage and current after AD conversion from the power circuit 1 to be controlled, a positive-negative discrimination of binary data of the deviation thus calculated is made by the bit check unit 5, and a bit position of the most significant digit with "1" or "0" as effective data is checked.例文帳に追加

予め設定された目標値と制御対象となる電源回路１からのＡＤ変換後の電圧や電流の検出値との偏差を演算部４で算出し、ビット確認部５でこの算出した偏差の２進数データの正負判定を行うとともに、その有効データとして“１”もしくは“０”が存在する最上位１桁のビット位置を確認する。 - 特許庁

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only.例文帳に追加

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。 - 特許庁

After it is confirmed that a special signal pattern corresponding to a code key is inputted to the string bit (binary digit) of an image data signal in a vertical blanking period 103 (106) or horizontal blanking period that is the period where no image data signal is inputted, a parameter other than a display image data is received.例文帳に追加

画像データ信号が入力されない期間である垂直ブランキング期間１０３（１０６）または水平ブランキング期間に、画像データ信号のビット列に暗号鍵に相当する特殊な信号パターンが入力されたことが認識された後、表示画像データ以外のパラメータを受信する。 - 特許庁