1153万例文収録!

「chip implementation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > chip implementationに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

chip implementationの部分一致の例文一覧と使い方

該当件数 : 9



例文

RANGING METHOD, SKEW DETECTION METHOD, AND FLIP-CHIP IMPLEMENTATION METHOD例文帳に追加

測距方法、傾き検出方法、およびフリップチップ実装方法 - 特許庁

SINGLE CHIP VLSI IMPLEMENTATION OF DIGITAL RECEIVER EMPLOYING ORTHOGONAL FREQUENCY DIVISION MULTIPLEXING例文帳に追加

直交周波数分割多重を使用するデジタル受信機のシングルチップVLSI実施 - 特許庁

To provide a manufacturing method of a printed circuit board with a built-in chip easy in implementation of later processes because the chip is fixed to a central layer with plating in a central layer formation stage.例文帳に追加

チップを中心層形成段階でメッキによって中心層に固定させるので、以後の工程遂行が容易なチップ内蔵型プリント回路基板の製造方法を提供する。 - 特許庁

To house a sensing element and a compensating element in one chip and facilitate implementation without impairing gas sensitivity in a contact combustion type gas sensor.例文帳に追加

接触燃焼式ガスセンサ素子において、ガス感度を損なうことなく、検知素子と補償素子をワンチップに収め、実装が容易に行えること。 - 特許庁

例文

As implementation judgement on the DFM measures can be carried out using the chip specification in the design start stage, the occurrence of the iteration of the design can be suppressed.例文帳に追加

設計開始段階のチップ仕様を用いてそのDFM対策の実施判断を行うことができるので、設計のイタレーションの発生が抑えられる。 - 特許庁


例文

To provide a clock phase adjusting circuit which can adjust the phase difference between different kinds of clocks adaptively to environment of use, etc., after LSI-chip implementation.例文帳に追加

LSIチップ化後に、使用する環境等に順応して異種クロック間の位相差を調整することが可能なクロック位相調整回路を提供する。 - 特許庁

This then provides a digital implementation that is power efficient and has little or no linearity issue-technology suitable for a silicon chip and broadband operation.例文帳に追加

そして、デジタルにより実現し、電力効率がよく、線形性問題がほとんど、又は全く無く、シリコンチップ及び広帯域動作に適した技術である。 - 特許庁

To provide a method for manufacturing a semiconductor device, wherein a thin IC chip is allowed to be mounted on an implementation substrate, while working in wafer state is made easy without the possibility of wafer damages in handling of a wafer.例文帳に追加

ウエハ状態での加工が容易であり、かつ、ウエハを取り扱う上でもウエハ破損の恐れがなく、薄いICチップ厚で実装基板に実装することができる半導体装置の製造方法を提供する。 - 特許庁

例文

Size-accuracy at the area near cell boundary can be acquired by completing single process for each cell through implementation of OPC after decomposition of layout data for each cell in the OPC processing step, and by executing OPC only to the cell boundary after arrangement of the OPC application cell of each cell on a chip.例文帳に追加

OPC処理工程においてレイアウトデータをセル毎に分解してOPCを実施することで1セル1回の処理で完了し、各セルのOPC適用セルをチップ上に、配置した後にセル境界部のみOPCを実施することでセル境界近傍の寸法精度を確保する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS