「clock and data recovery」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CLOCK AND DATA RECOVERY CIRCUIT AND ITS CLOCK CONTROL METHOD例文帳に追加

クロックアンドデータリカバリ回路とそのクロック制御方法 - 特許庁

CLOCK DATA RECOVERY CIRCUIT AND MULTIPLIED CLOCK GENERATION CIRCUIT例文帳に追加

クロックデータリカバリ回路および逓倍クロック生成回路 - 特許庁

CLOCK SELECTION CIRCUIT AND CLOCK DATA RECOVERY CIRCUIT EQUIPPED WITH THE SAME例文帳に追加

クロック選択回路及びそれを備えたクロックデータリカバリ回路 - 特許庁

To provide a clock recovery apparatus and a clock recovery method for adjusting phase offset by a data frequency.例文帳に追加

データ周波数によって位相オフセットを調節するクロック復元装置及び方法を提供する。 - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT AND METHOD例文帳に追加

クロック及びデータ復元回路及び方法 - 特許庁

PHASE COMPARATOR AND CLOCK DATA RECOVERY CIRCUIT例文帳に追加

位相比較器およびクロックデータリカバリ回路 - 特許庁

PHASE INTERPOLATION DEVICE AND CLOCK DATA RECOVERY DEVICE例文帳に追加

位相補間器及びクロックデータリカバリ装置 - 特許庁

DATA RECEIVER AND CLOCK RECOVERY METHOD USED FOR SAME例文帳に追加

データ受信装置及びこれに用いるクロック再生方法 - 特許庁

CLOCK DATA RECOVERY CIRCUIT AND COMMUNICATION EQUIPMENT例文帳に追加

クロックデータリカバリー回路及び通信装置 - 特許庁

DATA REPRODUCING METHOD AND DIGITAL CONTROL TYPE CLOCK DATA RECOVERY CIRCUIT例文帳に追加

データ再生方法およびデジタル制御型クロックデータリカバリ回路 - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT AND SERDES CIRCUIT例文帳に追加

クロックアンドデータリカバリ回路及びＳＥＲＤＥＳ回路 - 特許庁

DIGITAL TELEVISION TRANSMISSION SYSTEM HAVING DATA AND CLOCK RECOVERY CIRCUIT例文帳に追加

データ及びクロック回復回路を有するデジタルテレビジョン伝送システム - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT HAVING WIDE PHASE MARGIN例文帳に追加

広い位相余裕を有するクロック及びデータリカバリ回路 - 特許庁

PHASE COMPARATOR, PHASE LOCKED LOOP CIRCUIT, AND CLOCK DATA RECOVERY CIRCUIT例文帳に追加

位相比較器、位相同期ループ回路、およびクロック・データ・リカバリ回路 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR CLOCK DATA RECOVERY例文帳に追加

半導体集積回路装置、及び、クロックデータ復元方法 - 特許庁

CLOCK DATA RECOVERY IC AND ITS JITTER TRANSMISSION BAND ADJUSTMENT METHOD例文帳に追加

クロック・データリカバリＩＣおよびそのジッタ伝達帯域調整方法 - 特許庁

SIGNAL INTERLEAVING FOR SERIAL CLOCK AND DATA RECOVERY例文帳に追加

シリアルクロック及びデータリカバリのための信号インタリービング - 特許庁

BUST-MODE CLOCK AND DATA RECOVERY CIRCUIT USING PHASE SELECTING TECHNOLOGY例文帳に追加

位相選択法を利用するバストモードクロックおよびデータ再生回路 - 特許庁

CIRCUIT AND METHOD FOR CLOCK DATA RECOVERY FOR HIGHLY INTEGRATED SYSTEM例文帳に追加

高集積システムのためのクロックデータ復旧回路及び方法 - 特許庁

To provide a method, circuit, and drive for improving clock recovery in clock/data signals.例文帳に追加

クロック／データ信号におけるクロック回復を改善するための方法、回路、およびドライブを提供する。 - 特許庁

To provide a clock recovery circuit capable of reducing clock jitter and data reproduction circuit.例文帳に追加

クロックジッタを低減可能なクロックリカバリ回路およびデータ再生回路を提供する。 - 特許庁

To provide a clock recovery circuit that improves operational reliability and a clock data recovery circuit having the same.例文帳に追加

動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供すること。 - 特許庁

A CDR(clock data recovery) means 6 extracts the data and a clock from the data received by a reception data input means 5 and provides an output of them.例文帳に追加

ＣＤＲ手段６は受信データ入力手段５で受信したデータからデータ並びにクロックを抽出して出力する。 - 特許庁

A clock recovery section 14 synchronizes a clock signal with the phase of the synchronous signal, and outputs a data clock signal.例文帳に追加

クロック再生部１４は、同期信号の位相に、クロック信号を同期させて、データクロック信号として出力する。 - 特許庁

To provide a clock and data recovery circuit and a clock and data recovery method in which a restored clock signal accurately synchronized with received data is generated.例文帳に追加

受信データに正確に同期した復元クロック信号を発生することができるクロック及びデータ復元回路とクロック及びデータ復元方法とを提供する。 - 特許庁

The data determination circuit receives the recovery locking signal as a clock signal, receives the input signal in response to the clock signal and outputs the input signal as the output data.例文帳に追加

データ決定回路は、前記クロック信号に応答して前記入力信号を受信して出力データとして出力する。 - 特許庁

PHASE DETECTION CIRCUIT AND METHOD, AND CLOCK DATA RECOVERY CIRCUIT AND METHOD USING THE SAME例文帳に追加

位相検出回路及び方法と、これを用いたクロックデータ復元回路及び方法 - 特許庁

The clock and data recovery circuit includes: a sampler; a phase comparator; a loop filter; and a phase interpolator.例文帳に追加

クロック及びデータリカバリ回路はサンプラ、位相比較器、ループフィルタ及び位相補間器を含む。 - 特許庁

To provide a clock and data recovery circuit operating at high speeds and having reduced phase errors.例文帳に追加

動作速度が速くて位相誤差の小さいクロック及びデータリカバリ回路を提供する。 - 特許庁

A data processing unit 15 for a receiver of signals carrying information 1 includes a clock and data recovery circuit 16 on the basis of a data signal, and a processor circuit 17 connected to the clock and data recovery circuit.例文帳に追加

情報伝達信号１の受信機のためのデータ処理装置１５は、データ信号に基づくクロック／データ復元回路１６と、クロック／データ復元回路に接続するプロセッサ回路１７とを含む。 - 特許庁

CHARGE PUMP CIRCUIT, CHARGE PUMP APPARATUS, PLL CIRCUIT, DLL CIRCUIT, AND CLOCK DATA RECOVERY SYSTEM例文帳に追加

チャージポンプ回路、チャージポンプ装置、ＰＬＬ回路、ＤＬＬ回路、クロックデータリカバリシステム - 特許庁

CLOCK RECOVERY APPARATUS AND METHOD FOR ADJUSTING PHASE OFFSET BY DATA FREQUENCY例文帳に追加

データ周波数によって位相オフセットを調節するクロック復元装置及び方法 - 特許庁

ADAPTIVE EQUALIZER FOR USE WITH CLOCK, AND DATA RECOVERY CIRCUIT OF SERIAL COMMUNICATION LINK例文帳に追加

シリアル通信リンクのクロック・データ再生回路と使用する適応等化器 - 特許庁

To stabilize the jitter resistance of a frequency tracking loop in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を安定させる。 - 特許庁

WIDE RANGE AND DYNAMICALLY RECONFIGURABLE CLOCK DATA RECOVERY ARCHITECTURE例文帳に追加

広範囲かつダイナミックに再構成可能なクロックデータ回復アーキテクチャ - 特許庁

RECOVERY OF PHASE INTERPOLATION BASE CLOCK AND DATA IN DIFFERENTIAL QUADRATURE PHASE SHIFT KEYING例文帳に追加

差動４位相偏移変調の位相補間ベースのクロック及びデータの回復 - 特許庁

To provide high-speed mixed analog/digital PRML data detection, and to provide a clock recovery apparatus.例文帳に追加

高速混成アナログ/デジタルＰＲＭＬデータ検出及びクロック復元装置を提供すること。 - 特許庁

To improve the jitter resistance of a frequency tracking loop in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を向上させる。 - 特許庁

A clock data recovery circuit includes: a receiver circuit; a PLL circuit; and a pseudo lock detection circuit.例文帳に追加

クロックデータリカバリ回路は、レシーバ回路と、ＰＬＬ回路と、擬似ロック検出回路とを備える。 - 特許庁

To provide a clock data recovery circuit which is small in circuit scale, operates with small power consumption, and is superior in EMI characteristics.例文帳に追加

回路規模、消費電力が小さく、ＥＭＩ特性に優れるクロックデータリカバリ回路の提供。 - 特許庁

To provide a bust-mode clock and data recovery circuit using phase selecting technology.例文帳に追加

位相選択法を利用するバーストモードクロックおよびデータ再生回路を提供する。 - 特許庁

To provide a clock data recovery circuit which prevents the lowering of reception performance associated with the speeding up of serial data and the accuracy rate deterioration of the clock data recovery circuit caused by continuous identical code data reception, and is of low power consumption.例文帳に追加

シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。 - 特許庁

To provide a clock and data recovery circuit which follows a frequency and a phase variation of serial data and has an excellent jitter strength characteristic in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、シリアルデータの周波数および位相変動に追従し、良好なジッタ耐力特性となるクロックアンドデータリカバリ回路の提供。 - 特許庁

To provide a clock identification recovery circuit and a clock identification recovery method that can establish synchronization in a short time after an input data signal is received and conduct proper clock identification recovery while dealing with the input data signal with jitter.例文帳に追加

入力データ信号が入力されてから短時間で同期が確立でき、ジッタを持った入力データ信号に対応して、適切なクロック識別再生を行うクロック識別再生回路及びクロック識別再生方法を提供する。 - 特許庁

The clock and data recovery circuit is clocked by a local clock signal and includes a numerical phase lock loop arranged.例文帳に追加

クロック／データ復元回路は、ローカルクロック信号によってクロックが供給され、配置される数値位相同期ループを含む。 - 特許庁