「"clock and data recovery"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SIGNAL INTERLEAVING FOR SERIAL CLOCK AND DATA RECOVERY例文帳に追加

シリアルクロック及びデータリカバリのための信号インタリービング - 特許庁

BUST-MODE CLOCK AND DATA RECOVERY CIRCUIT USING PHASE SELECTING TECHNOLOGY例文帳に追加

位相選択法を利用するバストモードクロックおよびデータ再生回路 - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT AND ITS CLOCK CONTROL METHOD例文帳に追加

クロックアンドデータリカバリ回路とそのクロック制御方法 - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT AND SERDES CIRCUIT例文帳に追加

クロックアンドデータリカバリ回路及びＳＥＲＤＥＳ回路 - 特許庁

CLOCK AND DATA RECOVERY CIRCUIT AND RECOVERY METHOD, AND STATION-SIDE APPARATUS例文帳に追加

クロック・データ再生回路及び再生方法並びに局側装置 - 特許庁

The clock and data recovery circuit includes: a sampler; a phase comparator; a loop filter; and a phase interpolator.例文帳に追加

クロック及びデータリカバリ回路はサンプラ、位相比較器、ループフィルタ及び位相補間器を含む。 - 特許庁

ADAPTIVE EQUALIZER FOR USE WITH CLOCK, AND DATA RECOVERY CIRCUIT OF SERIAL COMMUNICATION LINK例文帳に追加

シリアル通信リンクのクロック・データ再生回路と使用する適応等化器 - 特許庁

To stabilize the jitter resistance of a frequency tracking loop in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を安定させる。 - 特許庁

To improve the jitter resistance of a frequency tracking loop in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を向上させる。 - 特許庁

To provide a bust-mode clock and data recovery circuit using phase selecting technology.例文帳に追加

位相選択法を利用するバーストモードクロックおよびデータ再生回路を提供する。 - 特許庁

To provide a clock and data recovery circuit operating at high speeds and having reduced phase errors.例文帳に追加

動作速度が速くて位相誤差の小さいクロック及びデータリカバリ回路を提供する。 - 特許庁

A data processing unit 15 for a receiver of signals carrying information 1 includes a clock and data recovery circuit 16 on the basis of a data signal, and a processor circuit 17 connected to the clock and data recovery circuit.例文帳に追加

情報伝達信号１の受信機のためのデータ処理装置１５は、データ信号に基づくクロック／データ復元回路１６と、クロック／データ復元回路に接続するプロセッサ回路１７とを含む。 - 特許庁

To provide a clock and data recovery circuit and a clock and data recovery method in which a restored clock signal accurately synchronized with received data is generated.例文帳に追加

受信データに正確に同期した復元クロック信号を発生することができるクロック及びデータ復元回路とクロック及びデータ復元方法とを提供する。 - 特許庁

To provide a clock and data recovery circuit which follows a frequency and a phase variation of serial data and has an excellent jitter strength characteristic in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、シリアルデータの周波数および位相変動に追従し、良好なジッタ耐力特性となるクロックアンドデータリカバリ回路の提供。 - 特許庁

The clock and data recovery circuit is clocked by a local clock signal and includes a numerical phase lock loop arranged.例文帳に追加

クロック／データ復元回路は、ローカルクロック信号によってクロックが供給され、配置される数値位相同期ループを含む。 - 特許庁

To provide a clock and data recovery (CRD) system and method that recovers timing information and data from a serial data stream.例文帳に追加

シリアルデータストリームからタイミング情報及びデータを回復させるクロック及びデータリカバリ（ＣＲＤ）システム及び方法を提供する。 - 特許庁

To provide a clock and data recovery circuit capable of individually performing a duty correction to be made correspond to duty variation or the like of even numbered and odd numbered data.例文帳に追加

偶数番目、奇数番目のデータのデューティの変動等に個別に対応し補正可能な、クロックアンドデータリカバリ回路の提供。 - 特許庁

To provide a clock and data recovery circuit to solve such problems that jitter tolerance decreases, a pull-in time increases, and pulling-in cannot be performed.例文帳に追加

ジッタトレランスの低下、引き込み時間の増大、引き込みが不能等の問題を解消するクロックアンドデータリカバリ回路を提供する。 - 特許庁

To provide a CDR (clock and data recovery) circuit for obtaining a clock of a stabled frequency as a clock for input data logic determination and reducing power consumption.例文帳に追加

入力データ論理判定用クロックとして、周波数の安定したクロックを得ることができ、しかも、消費電力を低減することができるＣＤＲ回路を提供する。 - 特許庁

A connector 118 at a display side of the connection can include a photodiode 440, a clock and data recovery circuit 470, and a demultiplexer 480 that reconstructs the parallel electronic signals.例文帳に追加

接続のディスプレイ側のコネクタ１１８は、フォトダイオード４４０、クロック及びデータ再生回路４７０、そして並列電子信号を再生するデマルチプレクサ４８０を含むことが出来る。 - 特許庁

A modulation signal is detected by a photodiode array and detected data are applied to a clock and data recovery circuit 122 tuned by a switched filter circuit 106 as a function of a data rate.例文帳に追加

変調信号はフォトダイオードの配列によって検出され、検出データは、データレートの関数として、スイッチト・フィルタ回路１０６によって同調されるクロック兼データ回復回路１２２へ適用される。 - 特許庁

A multiplication factor control circuit monitors the number of errors in a data signal outputted from an amplifier or a CDR (clock and data recovery circuit) by utilizing that the number of errors changes with a change in the multiplication factor of a light receiving element such as an APD (avalanche photodiode).例文帳に追加

ＡＰＤ等の受光素子の増倍率の変化によって、エラー数が変化することを利用して、増幅器或いはＣＤＲから出力されるデータ信号中のエラー数を増倍率制御回路で監視する。 - 特許庁

Since the low speed phase signals are used to produce the high-speed phase control signal, even when a great frequency difference exists between the clock signal and the received data signal, the clock and data recovery circuit with a wide phase margin can be realized while the filter circuit operating frequency with a low speed is maintained.例文帳に追加

複数個の低速位相信号を用いて高速の位相制御信号を生成するので、クロック信号と受信データ信号との間に周波数差異が大きい場合にもフィルタ回路動作周波数を低速で保持しながら位相余裕が大きいクロック及びデータリカバリ回路を実現することができる。 - 特許庁

To provide a clock and data recovery circuit and a recovery method, and a station-side apparatus employing the recovery circuit, capable of preventing occurrence of a phenomenon that, when entering a no-signal interval between burst signals, a frequency is temporarily deviated from that of a reference clock signal considerably.例文帳に追加

バースト信号間の無信号区間に入ったとき、一時的に参照クロック信号と周波数が大きくずれるという現象の発生を防止することができるクロック・データ再生回路及び再生方法並びに当該再生回路を用いた局側装置を提供する。 - 特許庁

An adaptive equalizer for use in a serial communication link uses timing information, generated by the phase detector of a clock and data recovery circuit of the serial communication link and a frequency pattern of the recovered data, to decide whether the data received in the serial communication link are over-equalized or under-equalized.例文帳に追加

シリアル通信リンクに使用する適応等化器システムは、そのリンクのクロック・データ再生回路の位相検出器及び再生データの周波パターンで生成されるタイミング情報を使用し、シリアル通信リンクで受信するデータが、過剰等化又は過少等化であるかを判断する。 - 特許庁

A feedback controller 107 composing a clock and data recovery circuit monitors a following rate of an extraction clock for a frequency and a phase variation of serial data, and performs a feedback control to an integrator 102 momently and adaptively, thereby increasing the following rate of the extraction clock and realizing an improvement of a jitter strength characteristic.例文帳に追加

クロックアンドデータリカバリ回路を構成するフィードバック制御器１０７が、シリアルデータの周波数および位相変動に対する抽出クロックの追従速度を監視し、時々刻々と適応的に積分器１０２に対して、フィードバック制御を行なうことで、抽出クロックの追従速度の向上と、ジッタ耐力特性の向上を実現する。 - 特許庁