| 例文 |
data stream processorの部分一致の例文一覧と使い方
該当件数 : 109件
An auxiliary memory control unit 240, which receives the instruction to start the operation of the I/O function, performs emulation processing to the respective commands of the CCW command stream, generates a command set and requests data read to a disk device 150 built in an information processor 100.例文帳に追加
Ｉ／Ｏ機能の動作開始の指示を受けた補助記憶制御装置２４０は、ＣＣＷコマンド列の各コマンドのエミュレーション処理を行い、コマンドセットを生成して、情報処理装置１００内の内蔵ディスク装置１５０に対しデータ読み出し要求を行う。 - 特許庁
A DMAC control circuit 104b of the bus bridge 104 controls a DMAC 105a of the image processing processor 105, and issues an instruction to transfer the next band data or stream, and transfers interruption to a host CPU 101 side only when one page processing completes.例文帳に追加
バスブリッジ１０４のＤＭＡＣ制御回路１０４ｂは、画像処理プロセッサ１０５のＤＭＡＣ１０５ａを制御して、つぎのバンドデータまたはストリームを転送する指示を出し、１ページ処理が完了した時にのみ、割り込みをホストＣＰＵ１０１側へ転送する。 - 特許庁
A home server 11 is provided with a stream processor 115 including: a first interface connected to a disk storage device 117; and a second interface connected to a TV tuner 114 in addition to a CPU 111 for managing data recorded in the disk storage section 117.例文帳に追加
ホームサーバ１１においては、ディスク記憶装置１１７に記録されたデータを管理するＣＰＵ１１１に加え、ディスク記憶装置１１７に接続された第１のインタフェースとＴＶチューナ１１４に接続された第２のインタフェースとを有するストリームプロセッサ１１５が設けられている。 - 特許庁
The data processor adapts hardware for conducting comparison processing by comparing attached interface contents acquired in the past with attached information acquired this time in order to discriminate e.g. presence of update as to attached information (PAT(Program Association Table), PMT(Program Map Table), SIT(Selection Information Table)) extracted from a partial transport stream(PTS).例文帳に追加
パーシャル・トランスポートストリーム（ＰＴＳ）から抽出した付加情報（ＰＡＴ、ＰＭＴ、ＳＩＴ）について、例えば更新の有無を判定するのに、過去に取得した付加情報内容と今回取得した付加情報を比較するのにあたり、この比較処理をハードウェアによって行うようにする。 - 特許庁
The data processor includes: an object storage part 22 for storing an equipment object; a property storage part 23 for storing a property including an input parameter and an output parameter and a stream coefficient operational expression; and an input part 12 for selecting the equipment object, and for inputting a display layout of the equipment object on a display screen.例文帳に追加
機器オブジェクトを記憶するオブジェクト記憶部２２と、入力パラメータと出力パラメータとストリーム係数演算式を含むプロパティを記憶するプロパティ記憶部２３と、機器オブジェクトを選択して、表示画面上での機器オブジェクトの表示レイアウトを入力する入力部１２とを備えている。 - 特許庁
Further, the audio signal processor includes a synchronism information detecting means 702 of inputting the audio data having the information embedded in the stream data format and detecting the synchronism information to detect the frame start positions, and a relative information extracting means 704 of processing the audio data having the information embedded on the basis of the synchronism information detection result by the frames as specified and extracting the relative information embedded in the frames.例文帳に追加
また、情報埋め込み済みの音声データがストリームデータ形式で入力し、同期情報を検出してフレーム開始位置を検出する同期情報検出手段702 と、同期情報検出結果に基づいて情報埋め込み済みの音声データに対してフレーム毎に所定の処理を行うとともに、フレーム内に埋め込まれている関連情報を抽出する関連情報抽出手段704 と、を具備する。 - 特許庁
Upon receipt of the report of a reconfigure instruction and a switched side configuration memory instruction, the padding insertion unit 122 of a hitless reconfiguration processor 120 transfers a packet data stream with a reconfigure identifier R31 and a switched side configuration memory identifier K32 added to the head of a padding 30 to reconfigure devices 110-1 to 110-N.例文帳に追加
無瞬断リコンフィグレーション処理部１２０のパディング挿入部１２２が、リコンフィギュア指示及び切替先コンフィグメモリ指示の通知を受信すると、パディング３０の先頭にリコンフィギュア識別子Ｒ３１及び切替先コンフィグメモリ識別子Ｋ３２を付加したパケットデータストリームをリコンフィギュアデバイス１１０−１〜１１０−Ｎへ転送する。 - 特許庁
The processor is made to have a test circuit for detecting a hardware error in one of instruction sequencing logic, execution circuit and data storage during the function operation of the processor in response to an instruction in an instruction stream supplied by the instruction sequencing logic, and the hardware error is detected by comparing a value outputted by a redundant circuit for executing the same function in response to the test instruction.例文帳に追加
プロセッサに、命令シーケンシング・ロジックによって供給される命令ストリーム内の命令に応答して、プロセッサの機能動作中に、命令シーケンシング・ロジック、実行回路、およびデータ・ストレージの１つにおけるハードウェア・エラーを検出する試験回路をもたせて、試験命令に応答して同一の機能を実行する冗長回路によって出力される値を比較することによってハードウェアエラーを検出する。 - 特許庁
In addition, when a plurality of tracing modules are provided in the data processor, the plurality of tracing modules generate a trace signal in combination with a single tracing stream with bandwidth narrower than maximum bandwidth, obtained by integrating individual tracing streams generated by the plurality of tracing modules by funnel logic in the embodiment of the present invention.例文帳に追加
さらに、複数のトレースモジュールがデータ処理装置内に設けられた場合には、本発明の実施例では、ファンネル論理によって、複数のトレースモジュールによって生成された個々のトレースストリームを集約した最大帯域幅よりも狭い帯域幅をもつ単一のトレースストリームと組み合わせて、複数のトレースモジュールによってトレース信号を生成できるように構成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
