| 例文 |
decode cycleの部分一致の例文一覧と使い方
該当件数 : 11件
In a light cycle, a decode circuit DC1 decodes six patterns of I/O selection signals SEL.例文帳に追加
ライトサイクル時に、デコード回路ＤＣ１は、６パターンのＩ／Ｏ選択信号ＳＥＬをデコードする。 - 特許庁
To correctly decode data even if an interference component overlaps with data of a little data amount in a fixed cycle.例文帳に追加
干渉成分が、一定の周期でデータ量の少ないデータに重なる場合にも、そのデータを正しく復号すること。 - 特許庁
To continuously encode/decode symbols within one cycle by preventing the disorder of pipeline processing in an arithmetic encoder/decoder.例文帳に追加
算術符号・復号器において、パイプライン処理の乱れを防止し、１サイクルで連続的にシンボルの符号化・復号化を行なうこと。 - 特許庁
The second decoding part 200 and the third decoding part 300 decode two variable length code words in one machine cycle by utilizing a shift part 20.例文帳に追加
第２復号部２００と第３復号部３００は、シフト部２０を利用して、１マシンサイクルに２個の可変長符号語の復号を行う。 - 特許庁
Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions.例文帳に追加
命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。 - 特許庁
The signal speed converting part 200 converts the data rate (synchronous clock cycle) of the inputted image data into a data rate corresponding to the processing speed of a bar code decode part 300.例文帳に追加
信号速度変換部２００は、入力された画像データのデータレート（同期クロック周期）をバーコードデコード部３００の処理速度に応じたデータレートに変換する。 - 特許庁
At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC.例文帳に追加
プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。 - 特許庁
An LSI (waveform generating circuit LSI) 120 stores data (d1) from the waveform decode data (D1) 51 into a first SRAM 21 of a built-in SRAM part, and stores data (d2) of one readout cycle (for example, 1SF) selected from the waveform decode address set (D2) 52 into a second SRAM 22.例文帳に追加
ＬＳＩ（波形生成回路ＬＳＩ）１２０は、内蔵ＳＲＡＭ部の第１のＳＲＡＭ２１に、波形デコードデータ（Ｄ１）５１からのデータ（ｄ１）を格納し、第２のＳＲＡＭ２２に、波形デコードアドレスセット（Ｄ２）５２から選択した１読み出し周期（例えば１ＳＦ）分のデータ（ｄ２）を格納する。 - 特許庁
To decode a plurality of code lengths more than one per clock cycle with the number of code length decoders kept in small and without using large barrel shifters for a code length decoding means in a circuit.例文帳に追加
コード長復号器の数を小さく保ち、また、回路内のコード長復号手段に大きなバレルシフタを使用せずに、クロックサイクルあたり１より多い複数のコード長を復号する。 - 特許庁
To decode a variable-length code both forward and backward, even when a synchronous section is set in every constant cycle by using a stuffing code and by increasing encoding efficiency with a small calculation quantity and small storage capacity by reducing unnecessary bit patterns.例文帳に追加
無駄なビットパターンを減らして少ない計算量と記憶量により符号化効率を高め、またスタッフィング符号を用いて同期区間を一定周期毎に設定しても順方向にも逆方向にも可変長符号を復号可能とする。 - 特許庁
In order to decode two variable length codes in one cycle, a table for DC components of a variable length code table decoder for decoding the second one of the two codes is shared with a table decoder for the DC components of the variable length code table decoder for decoding the first one of the two codes.例文帳に追加
２つの可変長符号を１サイクルで復号化するために、２つの符号のうち２つ目の符号を復号化するための可変長符号テーブルデコーダのうち直流成分用のテーブルを、２つの符号のうち１つ目の符号を復号化するための可変長符号テーブルデコーダのうち直流成分用のテーブルデコーダと共有化する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
