「dff」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The digital filter 20 eliminates the noise whose generation period is shorter than the period corresponding to the cycle of clock signals and the step number of a DFF circuit, and the delay filter 30 eliminates the noise of a cycle shorter than the delay time of an inverter circuit.例文帳に追加

発生期間がクロック信号の周期とＤＦＦ回路の段数に対応する期間より短いノイズをデジタル・フィルタ２０が除去し、インバータ回路の遅延時間より周期の短いノイズをディレイ・フィルタ３０が除去する。 - 特許庁

The integrated circuit 2 outputs an output of one bit of the AND circuit 8 to an external circuit of a microcomputer or the like, and the microcomputer or the like can determine whether each DFF 6 functions normally or not based on the value of one bit.例文帳に追加

集積回路２は、ＡＮＤ回路８の１ビットの出力をマイコン等の外部回路へ出力し、マイコン等は当該１ビットの値に基づいて、各ＤＦＦ６が正常に機能しているかを判定することができる。 - 特許庁

a counter 133 counts the data volume of the TS packet inputted to the buffer 11 during a period from reception of the timing signal from the counter 132 to the next reception, and a counted value is inputted to a read control part 135 through a DFF 134.例文帳に追加

カウンタ１３３は、カウンタ１３２からのタイミング信号の受信時から次の受信時までの期間に、バッファ１１に入力されるＴＳパケットのデータ量をカウントし、そのカウント値はＤＦＦ１３４を通じて読み出し制御部１３５に入力される。 - 特許庁

If the high level indicating the test time is inputted to the TESTMODE terminal, the clock supply circuit 50 imparts the clock signal CK to the CLK input terminal, the DFF circuits 31-3n latch the output signal of the output terminal D0-D31.例文帳に追加

また、ＴＥＳＴＭＯＤＥ端子に、テスト時であることを示すハイレベルが入力される場合には、クロック供給回路５０は、クロック信号ＣＫをＣＬＫ入力端子に与えて、ＤＦＦ回路３１〜３ｎは、出力端子Ｄ０〜Ｄ３１の出力信号をラッチする。 - 特許庁

The logical gate means NORn receives the secondary pulse Φn-1 of a preceding stage, and the primary pulse Bn of this stage which is supplied from the DFF-S/R and outputs the secondary pulse Φn of this stage, so as to rise after the secondary pulse Φn-1 of the preceding stage falls.例文帳に追加

論理ゲート手段ＮＯＲｎは、前段の二次パルスΦｎ−１とシフトレジスタＤＦＦ−Ｓ／Ｒより供給される当段の一次パルスＢｎとをその入力とし、前段の二次パルスΦｎ−１が立ち下がった後に、立ち上がるような当段の二次パルスΦｎを出力する。 - 特許庁