「diode gate array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When a voltage generating in a photovoltaic diode array 4 is applied between gate sources of MOSFETs 6 and 7, it can be suppressed by a drop of voltage resulting from VF of one-step diode 9.例文帳に追加

光起電ダイオードアレー４に発生した電圧がＭＯＳＦＥＴ６、７のゲート・ソース間に印加されるとき、１段のダイオード９のＶＦによる電圧降下分だけに抑えることができる。 - 特許庁

The silicide layer 140 is not formed in the region of a photo diode and the transistor of the pixel array 10, and a gate electrode 122_10 of the transistor is formed of a metal material.例文帳に追加

画素アレイ部１０のフォトダイオードおよびトランジスタの領域にはシリサイド層１４０を形成しないが、トランジスタのゲート電極１２２_10 は金属材で形成する。 - 特許庁

A gate array cell and a clamp diode Dn are formed in a logical section, and the n^+ semiconductor area 13nd of the clamp diode Dn and all or a part of a gate electrode 10B of a n-channel MISFET in the logical section are connected by using a conductive film BLD on the same layer as a bit line BL.例文帳に追加

論理部にゲートアレイセルとクランプダイオードＤｎとを形成し、クランプダイオードＤｎのｎ^+半導体領域１３ｎｄと論理部のｎチャネルＭＩＳＦＥＴのゲート電極１０Ｂの全てまたは一部とをビット線ＢＬと同一層の導体膜ＢＬＤにより接続する。 - 特許庁

To reduce a drop of voltage at the time when voltage generated in a photovoltaic diode array is applied between a gate and a source of a MOSFET, and to reduce a leak current among output terminals at the time of turning off of the MOSFET.例文帳に追加

光起電ダイオードアレーに発生した電圧がＭＯＳＦＥＴのゲート・ソース間に印加されるときの電圧降下を少なくし、また、ＭＯＳＦＥＴのオフ時の出力端子間のリーク電流を減少させる。 - 特許庁

In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array.例文帳に追加

本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。 - 特許庁