「fet structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A vertical FET structure, having a nanowire which constitutes a FET channel, is disclosed.例文帳に追加

ＦＥＴチャネルを形成するナノワイヤを有する垂直型ＦＥＴ構造を開示する。 - 特許庁

To provide an improved Fin FET diode structure and a method of forming the Fin FET diode structure.例文帳に追加

改善されたＦｉｎ ＦＥＴダイオード構造及び該Ｆｉｎ ＦＥＴダイオード構造を形成する方法を提供する。 - 特許庁

There are provided the Fin FET diode structure and its forming method for forming the Fin FET diode structure.例文帳に追加

Ｆｉｎ ＦＥＴダイオード構造を形成するためのＦｉｎ ＦＥＴダイオード構造及び方法が提供される。 - 特許庁

To extract characteristic constants of a ferroelectric FET, such as an MFMIS-FET structure.例文帳に追加

ＭＦＭＩＳ−ＦＥＴ構造のような強誘電体ＦＥＴの特性定数を抽出すること。 - 特許庁

FIN FET DIODE STRUCTURE AND ITS FORMING METHOD例文帳に追加

ＦＩＮＦＥＴダイオード構造及びそれを形成する方法 - 特許庁

To provide a fin FET structure and its manufacturing method.例文帳に追加

フィンＦＥＴ構造およびその製造方法を提供する。 - 特許庁

A measurement of a gate threshold voltage is made for each unit of FET structure after forming a plurality of units of FET structure on a wafer 26.例文帳に追加

ウェーハ２６に単位ＦＥＴ構造の複数個を形成した後、単位ＦＥＴ構造ごとにゲート閾値電圧の測定を行う。 - 特許庁

The high-frequency power FET device 22 includes a source grounding structure.例文帳に追加

高周波電力ＦＥＴ装置２２はソース接地構成を含む。 - 特許庁

METHOD AND SEMICONDUCTOR STRUCTURE (SEMI-SELF-ALIGNMENT SOURCE/DRAIN FIN FET PROCESS)例文帳に追加

方法、半導体構造（準自己整合ソース／ドレインフィンＦＥＴプロセス） - 特許庁

FET GATE STRUCTURE EQUIPPED WITH METAL GATE ELECTRODE AND SILICIDE CONTACTS例文帳に追加

金属ゲート電極およびシリサイド接点を備えたＦＥＴゲート構造 - 特許庁

To provide a multilayer spacer close to the gate of FET structure.例文帳に追加

ＦＥＴ構造のゲートに近接した多層スペーサーを提供すること。 - 特許庁

FET CHEMICAL SENSOR USING CARBON ELEMENT LINEAR STRUCTURE例文帳に追加

炭素元素線状構造体を用いた電界効果トランジスタ化学センサー - 特許庁

The MOS-FET Q3 has a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

The invention uses a field-effect transistor FET including a MIS capacitor structure or MIS capacitor structure composed of a metallic layer, an insulating layer, and a semiconductor layer.例文帳に追加

本発明は、金属層、絶縁体層、半導体層より構成されるMISキャパシタ構造、或いは該MISキャパシタ構造を含む電界効果トランジスタFETを利用する。 - 特許庁

To obtain an insulated gate FET of microcrystal semiconductor structure with lattice distortion.例文帳に追加

格子歪を有する微結晶半導体構造の絶縁ゲイトＦＥＴを得る。 - 特許庁

To improve a center FET chip in power efficiency, so as to restrain it from rising in temperature in a large-power FET structure composed of FET chips arranged in parallel.例文帳に追加

複数個のＦＥＴチップを並列に配置した大出力ＦＥＴ構造において、中央部のＦＥＴチップのパワー効率を向上してチップ内の温度上昇を抑制する。 - 特許庁

To provide an MIS-type FET which has low resistance, and is suitable for miniaturizing, easy to manufacture and proper for fine type whose gate length is approximately 0.2 μm or less and an SOI structure, and a method for manufacturing a semiconductor device of such an MIS-type FET or the like.例文帳に追加

低抵抗で、微細化に適し、製造が容易で、ゲート長が概ね0.2μm以下の微細な形式やSOI構造のものに好適なMIS型FET、及び、このようなMIS型FET等の半導体装置を製造する製造方法を提供する。 - 特許庁

The MOS-FET Q3 and Q4 have a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3，Ｑ4は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

The logic structure 29 uses the high-frequency power FET structure of the source grounding structure as one of the devices of a CMOS constitution.例文帳に追加

論理構造２９はソース接地構造の前記高周波電力ＦＥＴ構造をＣＭＯＳ構成の１つの装置として使用する。 - 特許庁

METHOD AND STRUCTURE FOR SOI BODY CONTACT FET WITH REDUCED PARASITIC CAPACITANCE例文帳に追加

寄生容量が低減されたＳＯＩボディ・コンタクト型ＦＥＴのための方法及び構造体 - 特許庁

The structure includes a body contact between a silicon body of the fin FET and the bulk silicon substrate.例文帳に追加

構造は、フィンＦＥＴのシリコン・ボディとバルク・シリコン基板との間にボディ・コンタクトを含む。 - 特許庁

STRUCTURE OF SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD OF SEMICONDUCTOR RESISTOR ELEMENT AND FET SWITCH CIRCUIT例文帳に追加

半導体素子の構造、半導体抵抗素子の製造方法およびＦＥＴスイッチ回路 - 特許庁

It is also preferable that the resistive loss element is a thin-line linear resistor 2 on the metal layers 3, 4 of the power distribution structure or a FET resistor.例文帳に追加

抵抗性損失素子は、電力分配構造の金属層(3,4)上の細いラインの線形抵抗(2)か、または、FETの抵抗とするのが好ましい。 - 特許庁

This device is provided with a pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a substrate 11 and an EL(electroluminescent) element 203 is connected electrically to the FET for current control 202.例文帳に追加

基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

To provide a semiconductor device including a multiple-fin FET having a function to assure the desired current drive of a multiple-fin FET in parallel with improvement in fine structure.例文帳に追加

複数のフィン型ＦＥＴを含む半導体装置において、微細化しつつ複数のフィン型ＦＥＴを所望の電流駆動能力を有するようにする。 - 特許庁

A pair of FET chips 9A is packaged onto a substrate 5 in the packaging structure of a two-way switch.例文帳に追加

双方向スイッチの実装構造は、基板５に一対のＦＥＴチップ９Ａを実装している。 - 特許庁

To provide a method for forming a semiconductor structure including a plurality of fin FET devices.例文帳に追加

複数のフィンＦＥＴデバイスを含む半導体構造を形成する方法を提供すること。 - 特許庁

If the MOS structure is a MOS- FET, then a metal contact is formed in the conventional manner.例文帳に追加

もし、ＭＯＳ構造がＭＯＳ−ＦＥＴなら、従来の方式で金属接触が形成される。 - 特許庁

To reliably turn on the FET of a converter in a power saving mode with a simple structure.例文帳に追加

安価な構成で省電力モード時にコンバータのＦＥＴを確実にオンすることを可能とする。 - 特許庁

In a pixel structure, a switching FET 201 and a current control FET 202 are formed on a single-crystal semiconductor substrate 11 and an EL element 203 is electrically connected to the current control FET 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

One of the multiplexing/demultiplexing architecture 804 of the FET enables decoding (multiplexing/demultiplexing) of an array 402 or an array 1502 of conductive structure 404 or 1504, where the pitch is narrow.例文帳に追加

これらのFETの多重化／多重分離化アーキテクチャ804のうちの１つは、ピッチが狭い導電構造404又は1504のアレイ402又は1502のデコード（多重化／多重分離化）を可能にする。 - 特許庁

To provide a structure of a storage element matrix in which highly densely DRAM storage elements each employing a fin-type FET are spread like a matrix, and a manufacturing method thereof.例文帳に追加

本発明は、高密度な、fin型FETを用いたDRAMの記憶素子を行列状態に敷きつめた記憶素子マトリックスの構造及びその製造方法を提供することを目的とする。 - 特許庁

To provide a structure capable of forming a junction FET having a low on-voltage without using an alignment of an ultra-high accuracy or without requiring a fine electrode patterning.例文帳に追加

超高精度のアライメントを用いることなく、あるいは微細な電極パターニングを要することなく、オン電圧の低い接合FETを形成できる構造を提案する。 - 特許庁

To provide an HJFET structure in which a depletion type FET and enhancement type FET can be fabricated separately by improving the controllability of threshold voltage.例文帳に追加

本発明の目的は、しきい値電圧の制御性を改善し、ディプレッション型、エンハンスメント型ＦＥＴの作り分けを可能にするＨＪＦＥＴ構造を提供することにある。 - 特許庁

To achieve a work function value required for an FET of each polarity in a High-k/metal gate electrode structure.例文帳に追加

High-k/metalゲート電極構造において各極性のＦＥＴに要求される仕事関数値を実現する。 - 特許庁

To provide an FET structure which uses an organic/inorganic by hybrid material as a semiconductor channel.例文帳に追加

半導体チャネルとして有機／無機混成材料を使用する改良型ＦＥＴ構造を提供すること。 - 特許庁

ORGANIC ELEMENT, ORGANIC EL ELEMENT, ORGANIC SOLAR CELL, ORGANIC FET STRUCTURE AND MANUFACTURING METHOD OF ORGANIC ELEMENT例文帳に追加

有機素子、有機ＥＬ素子、有機太陽電池、及び、有機ＦＥＴ構造、並びに、有機素子の製造方法 - 特許庁

An electronic device is provided with pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a single crystal semiconductor substrate 11, and an EL element 203 is connected electrically to the FET for current control 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

This device is provided with a pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a single crystal semiconductor substrate 11 and an EL(electroluminescent) element 203 is connected electrically to the FET for current control 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

To provide a novel semiconductor device provided with a plurality of field effect transistors (FET) in a silicon-on-insulator (SOI) structure.例文帳に追加

シリコン・オン・インシュレータ構造において複数電界効果トランジスタを備える新規な半導体デバイスを提供する。 - 特許庁

To obtain a structure and a manufacturing method of a FET having a buried Mott insulating oxide channel.例文帳に追加

埋込みモット絶縁酸化物チャネルを有するＦＥＴの構造、およびその製造方法を提供すること。 - 特許庁

There is provided a method of manufacturing a semiconductor structure and a semiconductor device, more specifically, an N-type FET device.例文帳に追加

半導体構造体、及び、半導体デバイス、より具体的にはＮ型ＦＥＴデバイスを製造する方法である。 - 特許庁

To provide a method of uniformly operating a field effective transistor (FET) and suppressing the decline of a breakdown voltage by reducing the influence on the FET by the change of the width of a recess part due to crystal orientation in the FET having a crank type multigate structure.例文帳に追加

クランク型のマルチゲート構造を有する電界効果トランジスタ（ＦＥＴ）において、結晶方位によるリセス部の幅の変化がＦＥＴに与える影響を小さくして、ＦＥＴを均一に動作させ、耐圧の低下を抑制する方法を提供する。 - 特許庁

For this DC high-voltage generating equipment, from among the constituents of the conventional Cockcroft-Walton booster circuits made by combining diodes and capacitors together, a diode portion is substituted by one or two enhanstment types FET 11 to FET 42, which have a structure for performing on/off control for FET 11 to FET 42 by the control signals output from a CPU 50.例文帳に追加

ダイオードとコンデンサとを組み合わせてなる従来のコッククロフト・ウォルトン型昇圧回路の構成要素のうち、ダイオードの部分を１個または２個のエンハンストメント型ＦＥＴ１１〜４２に置換し、ＣＰＵ５０から出力する制御信号により前記ＦＥＴ１１〜４２をＯＮ／ＯＦＦ制御する構造とする。 - 特許庁

A FET structure with a semiconductor nanowire forming the FET channel and doped source and drain regions formed by radial epitaxy from the semiconductor nanowire body is disclosed.例文帳に追加

ＦＥＴチャネルを形成する半導体ナノワイヤと、半導体ナノワイヤから半径方向のエピタキシによって形成されるドープされたソース及びドレイン領域を有するＦＥＴが開示される。 - 特許庁