1153万例文収録!

「internal node」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > internal nodeに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

internal nodeの部分一致の例文一覧と使い方

該当件数 : 163



例文

The control circuit 105 performs communications of encryption key data with the partner's sensor node 101 by switching to the ultrasonic internal body communication when transmission of high-security data is requested, and performs communications by encryption using the encryption key, by switching to the magnetic wave air communication.例文帳に追加

また、制御回路105は、秘匿性の高いデータの伝送が要求されたときに、超音波体内通信に切り替えて相手のセンサノード101との間で暗号鍵データの通信を実行させ、その後、電磁波空中通信に切り替えて暗号鍵データを用いた暗号化による通信を実行させる。 - 特許庁

A power supply turning-on detecting circuit is provided for plural power supply voltages (VDDL and VDDH) and an internal node is reset while at least one of the power supply turning-on detecting signals is in its active state and maintaining an active state for a main power supply turning-on detecting signal.例文帳に追加

複数の電源電圧(VDDL,VDDH)に対し電源投入検出回路を設け、これらの電源投入検出信号の少なくとも一方が活性状態の間主電源投入検出信号を活性状態に維持して内部ノードをリセットする。 - 特許庁

A decision tree learning unit 3 calculates an evaluation value on the basis of an impurity degree indicating lowness of the classification accuracy to the learning data and an inverse number of the calculation costs of the feature amount, and creates the decision tree by searching an internal node and the feature amount, in which the evaluation value becomes maximum.例文帳に追加

決定木学習部3は、学習データに対する分類精度の低さを示す不純度と、特徴量の計算コストの逆数とに基づいて評価値を算出し、評価値が最大となる内部ノード及び特徴量を探索することにより、決定木を生成する。 - 特許庁

A rubbery elastic body 32 is arranged on the internal surface of the cap 30 and the piezoelectric element 1 is pressed with the compressive stress of the rubbery elastic body 32, to bring node parts of its external electrodes 8 and 9 into electrical contact with land parts 23 and 24 formed on the pattern electrodes of the substrate 20.例文帳に追加

キャップ30の内面にはゴム状弾性体32が配置され、このゴム状弾性体32の圧縮応力によって圧電素子1を押圧してその外部電極8,9のノード部を基板20のパターン電極に形成されたランド部23,24に導通接触させる。 - 特許庁

例文

A design device reads power supply terminal information 23a defining a power supply terminal which supplies/stops a power supply voltage as an internal node from a library 23, and performs the mapping processing of the power supply terminal information of a functional block by using power supply voltage information 22 of the semiconductor device in a step 35.例文帳に追加

設計装置は、ステップ35において、電源電圧を供給停止する電源端子を内部ノードとして定義した電源端子情報23aをライブラリ23から読み出し、半導体装置の電源電圧情報22を使用して機能ブロックの電源端子情報のマッピング処理を行う。 - 特許庁


例文

Further, a dimension of the MOS transistor of the switch S3A is set twice the dimension of a MOS transistor of the switch S4A, when the MOS transistors are turned on, the circuit is configured such that bulks of the MOS transistors are connected to an output terminal OUT, that is, the internal node NI.例文帳に追加

更に、スイッチS3AのMOSトランジスタをスイッチS4AのMOSトランジスタのディメンジョンの2倍に設定し、これらのMOSトランジスタがオンとなるときに、これらのMOSトランジスタのバルクが出力端子OUT、即ち内部ノードNIに接続するように構成する。 - 特許庁

Another terminal of a capacitor 12A for storing an analog input voltage AI given to an internal node NI via a switch 1 is connected to a midpoint of a resistance voltage divider 13 for generating a plurality of reference levels for comparison purpose connected between a power level VDD and a ground level GND.例文帳に追加

スイッチ11を介して内部ノードNIに与えられるアナログ入力電圧AIを保持するキャパシタ12Aの他端を、電源電位VDDと接地電位GNDの間に接続されて比較用の複数の基準電位を生成する抵抗分圧器13の中点に接続する。 - 特許庁

An output buffer circuit (1) is constituted, which includes: a feedback amplifier circuit (2); an output circuit (3) which supplies an external output signal to an output node (N1) in response to an internal signal to be supplied from the feedback amplifier circuit (2); and a feedback shielding circuit (4) which prohibits supply of a feedback signal to the feedback amplifier circuit (2).例文帳に追加

帰還増幅回路(2)と、帰還増幅回路(2)から供給される内部信号に応答して出力ノード(N1)に外部出力信号を供給する出力回路(3)と、帰還増幅回路(2)に対する帰還信号の供給を禁止する帰還遮断回路(4)とを具備する出力バッファ回路(1)を構成する。 - 特許庁

Application programs 1a-1a to 1a-1n write transmission data into regions represented by predetermined memory addresses of a distributed shared memory region 1a-3-1 in a memory 1a-3 in a node via an internal bus 1a-4 for transmitting the transmission data when the application programs are executed by an operation device 1a-2.例文帳に追加

アプリケーションプログラム1a−1a〜1a−1nは、演算装置1a−2により実行されている際にデータを送信する場合、内部バス1a−4を介して、ノード内メモリ1a−3の中にある分散共有メモリ領域1a−3−1の所定のメモリ番地で示される領域に送信データを書き込む。 - 特許庁

例文

In the low power consumption mode, an internal node of a surrounding power source applying detecting circuit (44) is fixed to a ground voltage level by a control signal (PCUTe) from a power source control circuit (34) separating the power source from each circuit, and a surrounding power source applying detecting signal (ZPORP) is fixed to a L level at the time of the low power consumption mode.例文帳に追加

低電力消費モード時、電源を各回路から切離す電源制御回路(34)からの制御信号(PCUTe)により、周辺電源投入検出回路(44)の内部ノードを接地電圧レベルに固定し、周辺電源投入検出信号(ZPORP)を低電力消費モード時にLレベルに固定する。 - 特許庁

例文

The simulation method comprises first processing for storing, for a simulation result using hierarchical circuit data hierarchically divided to a plurality of layers, result data obtained by simulation for interlayer interface nodes to high-order side and low-order side; and second processing for reproducing data of an internal node not stored in the first processing by use of the result data stored in the first processing.例文帳に追加

シミュレーション方法は、複数階層に階層化された階層化回路データを用いたシミュレーション結果に対し、上位側と下位側への階層間のインタフェースノードに関してシミュレーションによって得られた結果データを保存する第1処理と、第1処理にて保存された結果データを用いて、第1処理では保存されていない内部ノードのデータを再現する第2処理とを含む。 - 特許庁

A voltage summation circuit 30 summates a voltage of the internal node A and an integration result voltage S62 from an integration type negative feedback loop 62 in an output drive circuit 40, an operational amplifier 50 controls the sum voltage S30 so that it is identical to a fixed bias voltage Vb and an output signal OUT with an output DC voltage is outputted from an output terminal 54.例文帳に追加

内部ノードAの電圧と、出力駆動回路40内の積分型負帰還ループ62からの積分結果電圧S62とが、電圧加算回路30で加算され、この加算電圧S30が、固定のバイアス電圧Vbと同一になるようにオペアンプ50で制御され、出力端子54から出力直流電圧の出力信号OUTが出力される。 - 特許庁

例文

The mobile router has a means for transmitting a Binding Update message consisting of a cared address MR-CoA and a home address MR-HoA, if an external packet is different from the internal packet in transmission address source address in receiving an encapsulated packet and releasing the external packet in this packet to transfer this packet to another node.例文帳に追加

モバイルルータは、カプセル化されたパケットを受信し、該パケットを他のノードへ転送するために該パケットにおける外部パケットを解除した際に、該外部パケットと内部のパケットとの送信元アドレスが異なっている場合、該内部パケットの送信元ノードへ、モバイルルータにおける気付けアドレスMR−CoAとホームアドレスMR−HoAとからなるBinding Updateメッセージを送信する手段を有する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS