「internal node」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Thus, a node N1 and a capacitor 209 are electrically combined, electric charges are charged from the capacitor 209, and an internal state of a voltage level in the node N1 is set at a high speed, where a fixed current "i" flows through a fixed current generation circuit 200 in the normal mode.例文帳に追加

これにより、ノードＮ１とキャパシタ２０９が電気的に結合され、キャパシタ２０９から電荷がチャージされ、通常モードにおいて、定電流発生回路２００に定電流ｉが流れる場合に設定されるノードＮ１の電圧レベルである内部状態に高速に設定される。 - 特許庁

To provide a semiconductor device and a method in which no large voltage 'dip' is generated in an internal power supply node and no long recovery time is required even though an active circuit starts its operation while a voltage adjusted voltage is supplied to the active circuit through the node.例文帳に追加

電圧調整された電圧を内部電源ノードを通して能動回路に供給する場合、能動回路が動作を開始した時でも内部電源ノードに大きな電圧「デイップ」を生じて、長い回復時間を必要とすることのない半導体装置及びこの方法を提供する。 - 特許庁

In this sentinel lymph node-detecting method, the sentinel lymph node in which an X-ray contrast agent is residing in the vicinity of a lesion area in a biological internal cavity is imaged by using X-ray sources 2 and 4 and X-ray cameras 3 and 5, and the X-ray image is displayed on an X-ray image display unit 9.例文帳に追加

本センチネルリンパ節検出方法においては、Ｘ線源２，４と、Ｘ線カメラ３，５を適用して生体内腔の病変部近傍のＸ線造影剤が滞留したセンチネルリンパ節を撮像し、そのＸ線画像をＸ線像表示部９に表示する。 - 特許庁

A VDC circuit for normally supplying an internal voltage VDD1 to an internal circuit allows a transistor P2 to be turned off forcedly in a burn-in test by inputting a test signal, and stops voltage supply to a node N2 of an external supply voltage VDDH.例文帳に追加

通常時に、内部回路に内部電圧ＶＤＤ１を供給するＶＤＣ回路は、テスト信号の入力により、バーンイン試験時にトランジスタＰ２を強制的にターンオフさせて、外部電源電圧ＶＤＤＨのノードＮ２への電圧供給を停止する。 - 特許庁

For a standard power supply voltage specification, a system power supply VCC applied to a lead frame 1 is given to a pad 11 through a wire 2, reduced to a prescribed internal power supply voltage IVCC by a reduced power supply circuit 20 and supplied to a memory circuit 40 or the like located in the IC from an internal node N1.例文帳に追加

標準電源電圧仕様では、リードフレーム１に印加されたシステム電源ＶＣＣは、ワイヤ２を介してパッド１１に与えられて降圧電源回路２０で所定の内部電源電圧ＩＶＣＣに降圧され、内部ノードＮ１からＩＣ内部のメモリ回路４０等に供給される。 - 特許庁

By visiting each functional block as a node, the number of use block sets/definition block sets is calculated per functional block based on a connection relationship between the functional block having the internal state and the functional block not having the internal state, and strands 1202 to 1212 are allocated based on the number.例文帳に追加

各機能ブロックをノードとして訪問することにより、内部状態をもつ機能ブロックと、内部状態をもたない機能ブロックとの接続関係に基づき、機能ブロック毎に、使用ブロック集合／定義ブロック集合の数を求め、その数に基づき、ストランド１２０２〜１２１２を割り当てる。 - 特許庁

A sender ATM node 100-1 obtains an internal VPI/VCI, used in the ATM communication network from a subscriber VPI/VCI used on an ATM channel with a subscriber terminal 9, and sets a path, according to the Soft-PVC by using the internal VPI/VCI.例文帳に追加

発ＡＴＭノード１００−１は、加入者端末９との間のＡＴＭ回線上で使用される加入者ＶＰＩ／ＶＣＩから、ＡＴＭ通信網内で使用される内部ＶＰＩ／ＶＣＩを求め、この内部ＶＰＩ／ＶＣＩを使用してＳｏｆｔ−ＰＶＣによるパスの設定を行う。 - 特許庁

The step-down circuit 120 is provided with: a comparison circuit 122 which compares a reference voltage VREF with a voltage VINT on the internal power supply line; and a driver 128 which adjusts currents flowing between the internal power supply line and a power supply node 130 according to the result of the comparison in the comparison circuit 122.例文帳に追加

降圧回路１２０は、基準電圧ＶＲＥＦと、内部電源線上の電圧ＶＩＮＴを比較する比較回路１２２と、比較回路１２２の比較結果に応じて、内部電源線と電源ノード１３０間を流れる電流を調整するドライバ１２８を備える。 - 特許庁

A step-down circuit 120 is connected between a power supply node 110 for supplying a system power supply voltage VDD0 and an internal power supply line for supplying power to an object circuit, and drops the VDD0 to supply it to the object circuit via the internal power supply line.例文帳に追加

降圧回路１２０は、システム電源電圧ＶＤＤ０を供給するための電源ノード１１０と、対象回路に電源供給を行うための内部電源線との間に接続され、ＶＤＤ０を降圧して、内部電源線を介して対象回路に供する。 - 特許庁

A communication control device of each of the nodes in lattice arrangement is provided with a communication timing calculating means for deciding a data transmission timing of its own node on the basis of a changing internal phase state.例文帳に追加

格子状配置された各ノードが有する本発明の通信制御装置は、変化される内部位相状態に基づいて自ノードのデータ発信タイミングを決定する通信タイミング計算手段を備える。 - 特許庁

In the case of region division, an internal boundary is classified into a region related to the inside of the portion and a region shared between portions and the portion to assign a node shared between portions is predetermined.例文帳に追加

領域分割に際して、内部境界を部分内に関するものと部分間に共有するものとに分類し部分間で共有する節点をどの部分に割り当てるかをあらかじめ決定しておく。 - 特許庁

Since the charge pump 13 is not activated, even if the pad 11 can be given a test potential lower than VPP, the node N1 at internal power potential VPP can be set accurately to the test potential.例文帳に追加

この後にＶＰＰよりも低いテスト電位をパッド１１に与えてもチャージポンプ回路１３は活性化しないので、内部電源電位ＶＰＰのノードＮ１１をテスト電位に正確に設定することができる。 - 特許庁

Besides, the inside of plural regions existent in the portion is solved while using a direct method and the node on the internal boundary shared by plural regions can be solved by repeat computation using a CG method.例文帳に追加

また、部分の中に複数個ある領域の内部は直接法を用いて解き、複数の領域で共有される内部境界上の節点はＣＧ法を用いた反復計算により解くことができる。 - 特許庁

A precharging transistor 22 is provided for supplying voltage to a node Nad led to an internal circuit from the reception transistor 21, and a selector circuit 24 connected to the gate of the reception transistor 21 is provided.例文帳に追加

受信用トランジスタ２１から内部回路に導出されるノードＮadに電圧を供給するためのプリチャージ用トランジスタ２２と、受信用トランジスタ２１のゲートに接続されるセレクタ回路２４とを備えている。 - 特許庁

To a node 106B of the signal line, a voltage discriminating circuit 107 for discriminating whether an input signal voltage is a signal voltage normally used by the internal circuit or a high voltage to be set to a test mode is connected.例文帳に追加

信号線のノード１０６Ｂには入力信号電圧が、内部回路の通常使用する信号電圧か試験モードへ設定する高電圧かの電圧判定回路１０７が接続されている。 - 特許庁

A comparator circuit (490) is activated in response to a clock signal (ϕck) which stipulates an internal signal output timing and compares the voltage on the first power source node (300) with reference voltage (Vref).例文帳に追加

比較回路（４９０）は、内部信号出力タイミングを規定するクロック信号（φｃｋ）に応答して活性化されて、第１の電源ノード（３００）上の電圧と基準電圧（Ｖｒｅｆ）とを比較する。 - 特許庁

An NMOS 16 is connected between an input terminal 13 and an internal node N1, and the gate of the NMOS 16 is connected to a power supply line 1 through a PMOS 18 normally set to be in an ON state.例文帳に追加

入力端子１３と内部ノードＮ１間にＮＭＯＳ１６が接続され、このＮＭＯＳ１６のゲートは、常時オン状態に設定されたＰＭＯＳ１８を介して電源線１４に接続されている。 - 特許庁

This internal data structure includes a generic method for writing a node in an interface for an HTML or XML type document, an abstractive generic class for housing the generic method for reading out the node of the interface related to the HTML or XML type document, and the other class for succeeding the abstractive generic class.例文帳に追加

本発明の内部データ構造は、ＨＴＭＬ又はＸＭＬ型文書用のインタフェースにノードを書き込むジェネリック・メソッド及びＨＴＭＬ又はＸＭＬ型文書と関連したインタフェースのノードを読み出すジェネリック・メソッドを収容する抽象ジェネリック・クラスと、抽象ジェネリック・クラスを継承する他のクラスと、を含む。 - 特許庁

The first node 100_2 comprises a first initialization processing part 22 for executing the predetermined initialization processing, and an execution status communication part 23 for sending the internal status (status information 40) of a memory changed by the predetermined initialization processing by the first initialization processing part 22 to the second node 100_1.例文帳に追加

第１のノード１００_２は、所定の初期化処理を実行する第１の初期化処理部２２と、第１の初期化処理部２２における所定の初期化処理によって変更されたメモリ内の状態（状態情報４０）を第２のノード１００_１に送信する実行状態通信部２３とを備える。 - 特許庁

An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.例文帳に追加

出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁

When a clock signal CK is 'L', an input changeover switch 2 is switched to an input voltage Vi side and PMOSs 6 and 7 are also turned on to set the electric potential of an internal node NA in a threshold voltage Vt of an inverter 4.例文帳に追加

クロック信号ＣＫが“Ｌ”のとき、入力切替スイッチ２は入力電圧Ｖｉ側に切り替えられると共に、ＰＭＯＳ６，７がオンとなって内部ノードＮＡの電位は、インバータ４の閾値電圧Ｖｔにセットされる。 - 特許庁

Also, the DLL circuit is provided with a phase comparing circuit which inputs the reference clock signal from the first node, inputs the first internal clock signal from the second node, and outputs phase difference between the inputted reference clock signal and the inputted first internal clock signal, and a delay control circuit for outputting the delay control signal to the delay circuit based on the phase difference from the phase comparing circuit.例文帳に追加

また、ＤＬＬ回路は、前記第１のノードから前記基準クロック信号を入力し、前記第２のノードから前記第１の内部クロック信号を入力し、前記入力される基準クロック信号と前記入力される第１の内部クロック信号との位相差を出力する位相比較回路と、前記位相比較回路からの前記位相差に基づいて前記遅延制御信号を前記遅延回路に出力するための遅延制御回路とを具備する。 - 特許庁

To handle a sudden increase in current consumed by peripheral circuits in a step-down power supply device which reduces external power voltage (VCC) supplied from the outside to internal power voltage (VDD) equal to reference voltage, and supplies the internal supply voltage (VDD) to a load (305) via a step-down voltage node.例文帳に追加

外部から供給される外部電源電圧（ＶＣＣ）を基準電圧に等しい内部電源電圧（ＶＤＤ）に降圧し、該内部電源電圧（ＶＤＤ）を降圧電圧ノードを介して負荷（３０５）に供給する降圧電源装置において、周辺回路の急激な消費電流の増加に対処する。 - 特許庁

A random number generation part 5 generates random numbers from a counted value of an internal counter 4 at the time of interruption to a CPU 3 by an internal clock 1 of each node, waiting time is generated by multiplying the random numbers by a timing numeric value by a multiplication part 6 and a network participation processing part 8 performs participation processing after the waiting time counted by a timer counting part 7.例文帳に追加

各ノードの内部時計１によるＣＰＵ３への割り込み時の内部カウンタ４の計数値から乱数発生部５が乱数を発生し、乗算部６でタイミング数値を乗じて待ち時間を発生し、タイマ計時部７で計時した待ち時間後にネットワーク参加処理部８が参加処理をする。 - 特許庁

This device is provided with a flip-flop circuit for setting first and second storage nodes to one side and the other side of first and second potential levels in accordance with stored data, and a switch circuit coupling electrically an internal node coupled electrically to a bit line and the first potential in accordance with the potential level of the storage node of one side in reading data.例文帳に追加

記憶するデータに応じて、第１および第２の記憶ノードを第１および第２の電位レベルの一方および他方に設定するためのフリップフロップ回路と、データ読出時において、一方の記憶ノードの電位レベルに応じて、ビット線と電気的に結合された内部ノードと第１の電位とを電気的に結合するスイッチ回路とを設ける。 - 特許庁

The method comprises: receiving an encoded bit stream; obtaining index information based on each bit of a code word formed with bits of a part of the received encoded bit stream, and accessing an entry of the look-up table corresponding to the index information; and determining which of an intermediate node or a terminal node the entry corresponds to based on an internal value of the accessed entry.例文帳に追加

符号化されたビットストリームを受信し、受信されたビットストリームの一部ビットよりなるコードワードの各ビットに基づきインデックス情報を求め、前記インデックス情報に対応するルックアップテーブルのエントリにアクセスし、アクセスされたエントリの内部値に基づき前記エントリが中間ノードに該当するか、それとも端末ノードに該当するかを判断する。 - 特許庁

Since a power supply voltage given from an internal node N1 of an output section 20A drives inverters 41, 43 of a drive section 40, a leading of output signals SEL, NSEL of the inverters 41, 43 is delayed more than a trailing of them.例文帳に追加

駆動部４０のインバータ４１，４３は、出力部２０Ａの内部ノードＮ１から与えられる電源電圧で駆動されので、これらのインバータ４１，４３の出力信号ＳＥＬ，ＮＳＥＬの立上がりは、立下がりに比べて遅延する。 - 特許庁

To make currents for measuring on-resistance values to be made to flow to individual switch elements to be tested even when no exclusive external terminal is provided for leading out an internal common node to the outside of a semiconductor integrated circuit.例文帳に追加

内部共通ノードを半導体集積回路の外部に引き出すための専用の外部端子を設けなくても、個々のテスト対象スイッチ素子に対してオン抵抗値を測定するための電流を流すことができるようにする。 - 特許庁

The internal voltage generation circuit 2 is also provided with a first switch 35, by which an output node for the second voltage can be brought into conduction to a predetermined potential, and a control circuit 17 setting the first switch in a turn-on condition for a predetermined time in response to turn-on of the first voltage.例文帳に追加

第２電圧の出力ノードを所定電位に導通可能にする第１スイッチ（１５）と、第１電圧の投入に応答して第１スイッチを所定期間オン状態にする制御回路（１７）とを有する。 - 特許庁

The initialization circuit forcibly inactivates the power cut enable signal and generates a voltage of a peripheral power supply, and initializes an internal node of the level conversion circuit according to the output signal of a control circuit (904).例文帳に追加

電源投入時、この初期化回路により、強制的にパワーカットイネーブル信号を非活性化して、周辺電源電圧を生成し、制御回路（９０４）の出力信号に従ってレベル変換回路の内部ノードを初期設定する。 - 特許庁

In the case of extending the capacity, the main transmission apparatus 10 is connected to an extended sub transmission apparatus 20 via an internal network 30 that is independent of the user network 31 and the management network 32 and makes communication by generating a virtual node 40 having one NSAP address.例文帳に追加

容量増設時には、ユーザネットワーク３１及び管理ネットワーク３２とも独立した内部ネットワーク３３を介して、増設された装置２０と接続して、１つのＮＳＡＰアドレスを持つ仮想ノード４０を生成して通信を行う。 - 特許庁

In the internal circuit, the mode is shifted from the normal mode to the special mode in response to detection of the non-active pulse by the short pulse detecting circuit, and the mode is shifted from the special mode to the normal node in response to detection of the non-active pulse by the short pulse detecting circuit.例文帳に追加

内部回路は、短パルス検出回路による活性パルスの検出に応答して通常モードから特殊モードに移行し、短パルス検出回路による非活性パルスの検出に応答して特殊モードから通常モードに移行する。 - 特許庁

In the case of extending the capacity, the sub transmission apparatus 20 is connected to the main transmission apparatus 10 via the internal network 33 to produce the virtual node 40 and shares the same NSAP address as that of the main transmission apparatus 10 on the management network 32 to make communication.例文帳に追加

副伝送装置２０は、容量増設時には、内部ネットワーク３３を介して主伝送装置１０と接続して仮想ノード４０を生成し、管理ネットワーク３２上で主伝送装置１０と同一ＮＳＡＰアドレスを共有して通信を行う。 - 特許庁

In the variable valve train 30 for the internal combustion engine, a four node link part 31 is deformed by movement of a third arm 43 connected to a third connecting pin 38 and distance between a second connecting pin 37 and a fourth connecting pin 39 is changed.例文帳に追加

内燃機関の可変動弁機構３０では、第３連結ピン３８に連結された第３アーム４３が移動されることで、４節リンク部３１が変形され、第２連結ピン３７と第４連結ピン３９との距離が変更される。 - 特許庁

In this technology, when generating a mesh, node generation order is restricted on the basis of positional relation of surface mesh vertexes, and the destruction of the surface is avoided by anticipating the generated internal mesh to generate the high-quality mesh in totally.例文帳に追加

本技術では、メッシュ生成に際して、節点発生順序を表面メッシュ頂点の位置関係に基づいて規制するとともに、生成される内部メッシュを予想することで表面の破壊を回避し、全体として高品位なメッシュの生成を行なう。 - 特許庁

Inverters 9-11 and NAND 12-14 activate selectively P channel MOS transistors 15-17 in accordance with levels of plural voltages, a voltage dropping means 40 supplies a current in accordance with a level of the external power source voltage VCC to a power source node 18 from a VCC power source node, and drops the external power source voltage to the level the internal power source voltage VCCS1.例文帳に追加

そして、インバータ９〜１１、およびＮＡＮＤ１２〜１４は、複数の電圧のレベルに応じてＰチャネルＭＯＳトランジスタ１５〜１７を選択的に活性化し、降圧手段４０は、外部電源電圧ＶＣＣのレベルに応じた電流をＶＣＣ電源ノードから電源ノード１８へ供給して外部電源電圧ＶＣＣを内部電源電圧ＶＣＣＳ１に降圧する。 - 特許庁

To provide a semiconductor integrated circuit for decreasing useless transition of an internal node when a switching transistor attached gate circuit in a selective multi-threshold (SMT) circuit is restored to an operating state and an excessive current instantaneously flowing by simultaneous switching of the switching transistor attached gate circuits.例文帳に追加

選択的マルチスレッショルド（ＳＭＴ）回路におけるスイッチ付きゲート回路の動作状態復帰の際の、内部ノードの無駄な遷移や、スイッチ付きゲート回路の同時スイッチングにより瞬時に流れる過大な電流を低減する半導体集積回路を提供する。 - 特許庁

A voltage / current conversion circuit 20 converts a difference voltage between a noninverting balanced signal S10n and an inverting balanced signal S10p outputted from the input amplifier circuit 10 into a current and outputs a difference current S20 to an internal node A.例文帳に追加

入力増幅回路１０から出力された正相の平衡信号Ｓ１０ｎ及び逆相の平衡信号Ｓ１０ｐは、電圧／電流変換回路２０によってその差分電圧が電流に変換され、この差分電流Ｓ２０が内部ノードＡへ出力される。 - 特許庁

The distance between the drain contact and the gate electrode of each of terminating transistors (11a, 11b, 15a, 15b) that respectively couple terminating resisters (13, 14) connected to an output terminal to power source nodes is made shorter than those of output transistors (2a, 2b, 4a, 4b) that respectively drive the output node in accordance with internal signals.例文帳に追加

出力端子に接続される終端抵抗（１３，１４）を電源ノードに結合する終端トランジスタ（１１ａ，１１ｂ，１５ａ，１５ｂ）のドレインコンタクトとゲート電極間の距離を、出力ノードを内部信号に従って駆動する出力トランジスタ（２ａ，２ｂ，４ａ，４ｂ）のそれよりも短くする。 - 特許庁

A correction capacitor 14 whose static capacitance is C/2^x (wherein x is 2 or 3) is connected via a switch 15 between an internal node N and a line of a reference voltage VL, and charged up to a voltage VL-VT (wherein VT is a threshold voltage of an inverter 21) in a hold operation state.例文帳に追加

内部ノードＮとゼロスケール基準電圧ＶＬの間に、スイッチ１５を介して静電容量がＣ／２^ｘ（但し、ｘは２または３）の補正キャパシタ１４を接続し、ホールド動作時にＶＬ−ＶＴ（但し、ＶＴはインバータ２１の閾値電圧）に充電する。 - 特許庁

A detection-potential generating circuit included in a phase-difference determination circuit 144 generates a detection-potential at a first node, which corresponds to a difference between a timing of an active edge of the internal clock signal RDCLKT and a timing of the external clock signal CLKT as a target.例文帳に追加

位相差判定回路１４４に含まれる検出電位発生回路は、内部クロック信号ＲＤＣＬＫＴのアクティブエッジのタイミングと、目標となる外部クロック信号ＣＬＫＴのタイミングとの差分に対応する検出電位を第１ノードに発生させる。 - 特許庁

In a sensor node 101, an air/live body switch control circuit 105 controls a transceiver 102 in response to a communication state, and then switches between magnetic wave air communications performed by an antenna 103 and ultrasonic internal body communications performed by an ultrasonic transmission reception element 104.例文帳に追加

センサノード１０１において、空中／生体切替制御回路１０５は、通信状況に応じてトランシーバ１０２を制御し、アンテナ１０３による電磁波空中通信と超音波送受信素子１０４による超音波体内通信とを切り替える。 - 特許庁

To provide an integrated circuit of a CMOS for preventing the breakdown of internal elements of the integrated circuit by triggering a switching operation at the timing of a voltage change of a node which generates a voltage change almost equal to that in a power source line when a static electricity surge is applied to the power source line.例文帳に追加

電源ラインに静電気等によるサージが印加された際に、電源ラインとほぼ同等な電位変化を起こすノードの電位変化をトリガにスイッチを作動させて集積回路内部の素子の破壊を防止するCMOSの集積回路を提供する。 - 特許庁

Moreover, in a charge pump circuit of a double boost type, a plurality of capacitors is connected to between the ground voltages via a plurality of fuses which conducts a laser trimming between the node L and the second capacitor C2, to enable the regulation of the supply capacity of an internal voltage VBB by connecting/disconnecting each fuse.例文帳に追加

また、ダブルブースト型のチャージポンプ回路においては、ノードＬと第２のキャパシタＣ２の間にレーザトリミングを行なう複数のヒューズを介して、接地電圧間に複数のキャパシタを接続して、各ヒューズの切断／非接断で内部電圧Ｖ_ＢＢの供給能力を調節する事もできる。 - 特許庁

To provide a main motion system part structure of an internal combustion engine making difficult the transmission of vibration of a crankshaft to a cylinder block to be capable of reducing a level of engine vibration and radiation noise, by aiming at and considering a position of node in a primary torsional motion of the crankshaft.例文帳に追加

クランクシャフトの１次の捩じり運動の節の位置に着目、考慮することによって、クランクシャフトの振動がシリンダブロックへと伝達され難くして、機関振動、放射音のレベルの低減を図ることが可能な内燃機関の主運動系部品構造を提供すること。 - 特許庁