| 例文 (8件) |
n‐base layerの部分一致の例文一覧と使い方
該当件数 : 8件
An n+ base layer 15 has a line pattern extending in the X direction.例文帳に追加
ｎ^＋ベース層１５をＸ方向に延びるラインパターンとする。 - 特許庁
A second N base layer 3 and a first N^- base layer 22 are epitaxially grown on a N^+ drain layer 21 successively, a P base region 23 is selectively formed on its surface, and a N^+ source region 24 is selectively formed on a surface in it.例文帳に追加
N^+ドレイン層21上に第２のNベース層3及び第１のN^-ベース層22を順次エピタキシャル成長し、その表面部分にPベース領域23を選択的に形成し、その中の表面部分にN^+ソース領域24を選択的に形成する。 - 特許庁
A semiconductor device 100 is formed by laminating an n^--drain layer 101, an n^+-buffer layer 102, and an n^--base layer 103.例文帳に追加
半導体装置１００は、Ｎ^−型ドレイン層１０１、Ｎ^＋型バッファ層１０２及びＮ^−型ベース層１０３を積層するように形成している。 - 特許庁
The insulating gate type semiconductor device comprises an N- base layer 1, a P-type base layer 2, a trench 3 so formed as to penetrate the P-type base layer 2 before reaching a depth D from the interface against the N- base layer 1, and a gate electrode 4 embedded in the trench 3 via a gate insulating film.例文帳に追加
本発明の絶縁ゲート型半導体装置は、Ｎ^-ベース層１と、Ｐ型ベース層２と、このＰ型ベース層２を貫通した後さらにＮ^-ベース層１との界面から深さＤに達するように形成されたトレンチ３と、このトレンチ３の内部に、ゲート絶縁膜を介して埋め込まれたゲート電極４を具備する。 - 特許庁
Since a collector electrode film 21 is connected with the N+ buffer layer 15 and an N- base layer 12, the semiconductor device 10 has both constitution of an IGBT and constitution of a MOSFET.例文帳に追加
コレクタ電極膜２１は、Ｎ^＋型バッファ層１５およびＮ^−型ベース層１２と接続されるので、半導体装置１０はＩＧＢＴの構成とＭＯＳＦＥＴの構成との双方を併せ持つ。 - 特許庁
Since holes are not diffused easily to a part directly under the n+ base layer 15, electrons emitted from the base are prevented from being recombined and the gain is not lowered even in a region of high current density.例文帳に追加
これにより、ｎ^＋ベース層１５直下までホールが拡散し難くなり、ベースから放出される電子の再結合が防止され、電流密度が高い領域でも、ゲインが低下しなくなる。 - 特許庁
If this is set as a basic configuration, the on-resistance will be reduced, while the maximum cut-off current density is high by increasing the conductivity modulation of the N- base layer 1 with the large depth D of the trench 3.例文帳に追加
これを基本構成とすれば、トレンチ３の深さＤを大としてＮ^-ベース層１の伝導度変調を強めることでオン抵抗を低減し、かつ最大遮断電流密度を大とすることができる。 - 特許庁
A P-type anode diffusion layer 2 is provided on an N-base layer 1, P-type field limiting rings 3a to 3m are provided continuously in ring form surrounding the anode diffusion layer 2, and a silicon oxide film 5 is provided on the rings 3a to 3m.例文帳に追加
Ｎ^-ベース層１上にＰ型のアノード拡散層２を設け、これを取り囲むように連続してリング状にＰ型のフィールド・リミッティング・リング３ａ〜３ｍを設け、このリング３ａ〜３ｍ上には、シリコン酸化膜５を設ける。 - 特許庁
| 例文 (8件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
