1153万例文収録!

「parallel input」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > parallel inputに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

parallel inputの部分一致の例文一覧と使い方

該当件数 : 1358



例文

On an assembled-circuits substrate in which the same circuits including a CPU are formed and segmented, the interface circuits of the output terminal connected to the individual units substrate in parallel is provided at the part other than portions on which the individual units are formed, and the output terminal of the write-in unit can be connected to the input terminal of the interface circuit.例文帳に追加

1枚の回路基板上に、CPUを含む同一回路が形成されてなる個別ユニット基板が区画されて複数個形成されてなる組み回路基板において、前記回路基板上の前記個別ユニット基板が形成された部分を除く他の部分に、出力端子が該個別ユニット基板に並列的に接続されたインターフェイス回路を設け、該インターフェイス回路の入力端子に、書き込みユニットの出力端子を接続可能にしたものである。 - 特許庁

An oscillator includes: an oscillation circuit for generating an oscillation signal; an amplifier circuit for amplifying the generated oscillation signal; and a plurality of CMOS buffer circuits connected in parallel with each other, input terminals of the CMOS buffer circuits are connected together, output terminals of the CMOS buffer circuits are connected together, and each CMOS buffer circuit buffers the amplified oscillation signal.例文帳に追加

発振信号を生成する発振回路と、前記生成された発振信号を増幅する増幅回路と、相互に並列接続された複数のCMOSバッファ回路であって、当該複数のCMOSバッファ回路の入力端が一つに接続されており、当該複数のCMOSバッファ回路の出力端が一つに接続されており、各CMOSバッファ回路が前記増幅された発振信号をバッファリングする前記複数のCMOSバッファ回路と、を含む。 - 特許庁

The semiconductor device is provided with a reversed amplifier 160 which is arranged in parallel to the vibrator and formed by using an insulated gate transistor, a buffer circuit 180 for transmitting a signal output from the reversed amplifier to the other circuit, and a transmission gate 170A which is arranged between the output terminal of the reversed amplifier and the input terminal of the buffer circuit and formed by using an insulated gate transistor.例文帳に追加

半導体装置は、振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成された反転増幅器160と、絶縁ゲート型のトランジスタを用いて形成され、反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路180と、反転増幅器の出力端子とバッファ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲート170Aと、を備える。 - 特許庁

The antenna device comprises an antenna 11, a variable capacitor 12 arranged closely to the antenna 11 and connected in series or parallel to the antenna 11 to form a resonance circuit, a tuning voltage supply terminal 14 for supplying a tuning voltage to vary the electrostatic capacitance of the variable capacitor 12, and an output/input terminal 16 that outputs/inputs power from/to the resonance circuit.例文帳に追加

アンテナ11と、このアンテナ11に近接して配置されるとともにこのアンテナ11と直列或いは並列接続して共振回路を形成する可変容量コンデンサ12と、この可変容量コンデンサ12の静電容量を可変すべく同調電圧を供給する同調電圧供給端子14と、共振回路からの電力の取り出し或いは電力の供給をする入出力端子16とを有するものである。 - 特許庁

例文

The D/A conversion circuit is provided by connecting a first circuit, which generates constant current, in parallel with a second circuit that switches to output the current from the first circuit or not upon receiving an input signal.例文帳に追加

定電流を作り出す第1の回路と、入力信号を受けて前記第1の回路の電流を出力するかしないかを切り替える第2の回路とを並列に接続したD/A変換回路において、前記第1の回路と前記第2の回路の接続点の電位が、前記第2の回路の状態によって大きく変化することがないように電圧を制御するための第3の回路と、前記第3の回路に制御電圧を供給するための第4の回路とを具備する回路であることを特徴としている。 - 特許庁


例文

The semiconductor integrated circuit 1 includes a controlling scanning test component circuit which a test value is scanned therein and outputs the test value to a combination circuit 203 and an observing scanning test component circuit which the test value scanned in the controlling scanning test component circuit is scanned therein in parallel and an output value output by the combination circuit 203 based on a test value from the controlling scanning test component circuit is input thereto to scan out the output value.例文帳に追加

本発明にかかる半導体集積回路1は、テスト値がスキャンインされ、当該テスト値を組み合わせ回路203に出力する制御用スキャンテスト構成回路と、制御用スキャンテスト構成回路にスキャンインされるテスト値が並列的にスキャンインされるとともに、組み合わせ回路203が制御用スキャンテスト構成回路から出力されたテスト値に基づいて出力する出力値が入力され、当該出力値をスキャンアウトする観測用スキャンテスト構成回路とを備えたものである。 - 特許庁

In this attenuator, a second attenuator selectively connected in parallel is provided between an input and an output of the one or the plurality of unit attenuators.例文帳に追加

共通端子を入力および出力端子とし、連動する一対のトランスファー接点を持つ切換器により通過状態と減衰状態を選択する1個または複数個の単位減衰器と、前記1個の単位減衰器の状態または前記複数個の単位減衰器を縦続接続して各々の状態を制御する状態制御手段とを有し、通過を含む所定の総合減衰量を選択できる減衰器において、1個または複数個の前記単位減衰器の入力と出力間に選択的に並列接続される第二の減衰器が設けられている。 - 特許庁

例文

This method for acquiring magnetic resonance images having high spatio-temporal resolution includes: a step of performing sampling of an input image in k-space; a step of applying a higher-order generalized series (HGS) reconstruction procedure to data acquired as the sampling result to acquire a first reconstructed image; and a step of applying a parallel magnetic resonance reconstruction procedure to the first reconstructed image to acquire a second reconstructed image.例文帳に追加

本発明によれば、高時空間解像度を有する磁気共鳴映像を得るための方法であって、入力映像に対してk空間(k-space)においてサンプリングを遂行する段階と、前記サンプリング結果として獲得されたデータに対して高次一般級数映像法(Higher-Order Generalized Series(HGS))を適用して第1再構成映像を獲得する段階と、前記第1再構成映像に対して並列磁気共鳴映像法を適用して第2再構成映像を獲得する段階とを含む磁気共鳴映像法が提供される。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS