| 例文 |
parallel inputの部分一致の例文一覧と使い方
該当件数 : 1358件
A debug device (transmission side) 1 performs following steps; converting a parallel input signal acquired from a debug object 4 into a serial signal; temporarily storing it in RAM; converting it into TCP/IP communication data by a prescribed data quantity unit; and transmitting it to a debug device (reception side) 2.例文帳に追加
デバッグ装置(送信側)1は、デバッグ対象4から取得したパラレル入力信号をシリアル信号に変換し、RAMに一旦保持し、所定のデータ量単位で、TCP/IP通信のデータに変換してデバッグ装置(受信側)2へ送信する。 - 特許庁
A first planetary gear assembly (speed reduction planetary gear assembly), a second planetary gear assembly (single pinion type planetary gear assembly) G2, and a third planetary gear assembly (double sun gear type planetary gear assembly) G3 are arranged parallel with each other in the order of G1, G3, and G2 starting at the input shaft 1 side.例文帳に追加
第1遊星歯車組(減速用遊星歯車組)、第2遊星歯車組(シングルピニオン型遊星歯車組)G2、第3遊星歯車組(ダブルサンギヤ型遊星歯車組)G3を、入力軸1側からG1,G3,G2の順に並置した。 - 特許庁
The digital signal transmitting apparatus 10 is provided with: an encoder 20 which converts parallel input signals of a plurality of channels into serial data in a manner synchronized with a first clock signal MCLK1; and a decoder 30 which converts the serial data into parallel output signals of the plurality of channels in a manner synchronized with a second clock signal MCLK2 that operates asynchronously with the first clock signal MCLK1.例文帳に追加
デジタル信号伝送装置10は、複数チャンネルのパラレル入力信号を第一のクロック信号MCLK1に同期してシリアルデータに変換するエンコーダ20と、シリアルデータを第一のクロック信号MCLK1とは非同期に動作する第二のクロック信号MCLK2に同期して複数チャンネルのパラレル出力信号に変換するデコーダ30とを備える。 - 特許庁
A trimming device 2 includes n fuse trimming selection circuits 21, and a serial parallel conversion circuit which converts input serial data into parallel data, and outputs a trimming signal to the n fuse trimming selection circuits 21, wherein in the fuse trimming selection circuit 21, a first fuse cutting circuit 33, a second fuse cutting circuit 36, and a selector circuit 50 are provided.例文帳に追加
n個のヒューズトリミング選択回路21と、入力されるシリアルのデータをパラレルのデータに変換してn個のヒューズトリミング選択回路21にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリミング装置2であって、ヒューズトリミング選択回路21には、第1のヒューズ切断回路33と、第2のヒューズ切断回路36と、セレクタ回路50とが設けられている。 - 特許庁
The voltage transformer circuit is constituted of the first to n-th FET, each resistor connected in parallel with those FET, and a Zener diode 9, and a regulated voltage is outputted from an output part 120 by the Zener diode 9 and the FET, and the shunt current flowing through the resistors connected in parallel with the FET is changed according to the input voltage.例文帳に追加
第1から第nのFETと、これらFETに並列接続される各抵抗と、ツェナーダイオード9を有して構成し、ツェナーダイオード9とFETにより出力部120から定電圧を出力させるとともに、入力電圧の変化によってFETに並列接続される抵抗の分流電流を変化させるよう構成することで上記課題を解決する。 - 特許庁
During a cycle N (N=4) of the first half, the first input side is selected for all selectors 12i, 12j and 14k and parallel inputted data DI1-DI4 in row direction are shifted from the left of the figure to the right and stored in registers 13i and 13j.例文帳に追加
前半のN(ここではN=4)周期の間、すべてのセレクタ12_i_,j,14_kは第1入力側が選択され、並列入力された行方向の入力データDI1〜DI4は、図の左から右にシフトされてレジスタ13_i,jに格納される。 - 特許庁
The first half 7 bits in input data, inputted as 16 bit parallel data, are inputted into a 7/8 encoding circuit 10 and encoded into an 8-bit code, and the second half 9 bits are inputted into a 9/10 encoding circuit 11 and is coded into a 10-bit code.例文帳に追加
16ビットの並列データとして入力される入力データの前半の7ビットが7/8符号化回路10に入力されて8ビット符号に符号化され、後半の9ビットが9/10符号化回路11に入力されて10ビット符号に符号化される。 - 特許庁
In a signal potential converting circuit for a DRAM, a P-channel MOS transistor(TR) 5 is connected in parallel to a P-channel MOS TR 6 for charging a node N6 and turned on in a pulsating way in response to a leading edge of an input signal VI.例文帳に追加
DRAMの信号電位変換回路において、ノードN6を充電するためのPチャネルMOSトランジスタ6にPチャネルMOSトランジスタ5を並列接続し入力信号VIの立上がりエッジに応答してPチャネルMOSトランジスタ5をパルス的に導通させる。 - 特許庁
A primary wire and a plurality of secondary wires are wound on a bobbin into which a core is inserted, and each of the secondary wires is constituted of a plurality of lines overlapped on each other in parallel to constitute the wire-wound transformer of one input and plural outputs by the primary wire and the secondary wires.例文帳に追加
コアが挿入されたボビンに一次巻線と複数の二次巻線を装着し、各二次巻線を複数本の互いに並列に重ねた線で構成して一次巻線と二次巻線とで1入力複数出力の巻線型トランスを構成する。 - 特許庁
To provide an optical lens which is used irradiate the object with rays in the field of laser processing, medical application, input of optical information in optical fibers or the like and which is designed to correct a plurality of diverging rays to propagate parallel to one another without crossing.例文帳に追加
レーザ加工、医療、光ファイバへの光情報入力等の現場において、光線を対象物に照射する際に用いられるレンズであって、拡散する複数の光線同士が、交わらずに平行に進むように修正するための光学レンズを提供する。 - 特許庁
A negative output 4 and a negative output 5, as negative output voltages, are inputted via parallel resistances 6, 7 into a non-inverting input terminal of an error amplifier 10 equipped with a positive feedback resistance 8 while a reference voltage 9 is inputted thereinto via a resistance 5.例文帳に追加
正帰還抵抗8を備えた誤差増幅器10の非反転入力端子にマイナス出力電圧である−出力4,−出力5を並列抵抗6と7を介して入力させると共に、基準電圧9を抵抗5を介して入力させる。 - 特許庁
The input circuit 2 which takes the on operation of a contact 1 as the secondary-side current of a photocoupler 3 is provided with a parallel circuit of a capacitor 4 and a resistor 5 for making the photocoupler 3 sense and maintain the on operation between the contact 1 and the primary side of the photocoupler 3.例文帳に追加
接点1のオン動作をフォトカプラ3の2次側電流として取り出す入力回路2において、接点1とフォトカプラ3の1次側との間に、フォトカプラ3がオン動作を感知し、かつ維持するためのコンデンサ4と抵抗5による並列回路を設けた。 - 特許庁
The phase shifter is formed by connecting in parallel a series circuit of a first switching element and a capacitor and a series circuit of a first inductor and a second inductor across a couple of input/output terminals and also connecting a second switching element between a connecting point of the first inductor and the second inductor and the ground.例文帳に追加
2つの入出力端子間に第1のスイッチング素子とキャパシタの直列回路と、第1のインダクタと第2のインダクタの直列回路を並列接続し、第1のインダクタと第2のインダクタとの接続点とグランドとの間に第2のスイッチング素子を接続してなる。 - 特許庁
The belts 24 are provided in a pair and in parallel between a crankshaft 12 of an engine 11 loaded on the vehicle 10 and an alternator 13 and input rotation axes 13J, 14J of a compressor 14 for an air conditioner in this auxiliary belt driving system 80.例文帳に追加
本発明の補機ベルト駆動システム80では、車両10に搭載されたエンジン11のクランクシャフト12と、オルタネータ13及びエアコン用コンプレッサ14の入力回転軸13J,14Jとの間にベルト24が対をなして並列に設けられている。 - 特許庁
Connection switches SW2m (where m≠i, m≠i+4, i=n mod 4) are connected to B sides, and six signals except pilot signals from among the parallel information signal outputted from the 8-DFT 23 are inputted in an information input point of a 8-IDFT 27.例文帳に追加
ここで、接続スイッチSW2m(但し、m≠i、m≠i+4、i=n mod 4)をB側に接続し、8−DFT23から出力される並列情報信号のうち、パイロット信号を除く6個の信号を8−IDFT27の情報入力点に入力する。 - 特許庁
The control of delay time of the digital delay circuit is realized by controlling an ON-resistance of the parallel connection body 12 in response to a drive capability of the input buffer, a capacity of the delay node 19 and a plurality of the control signals PL1-PL7.例文帳に追加
このデジタル遅延回路の遅延時間の制御は、入力バッファのドライブ能力と遅延ノード19が持つ容量および複数の制御信号PL1〜PL7に応答して並列接続体12のオン抵抗が制御されることにより実現されている。 - 特許庁
When the parallel mode or serial mode is set as a scan mode of the plurality of photoreceptors, the LSU control parts 3a-3d switches the presence or absence of delay of the printing start signal from the trigger input parts to the trigger output parts following the set mode.例文帳に追加
そして複数の感光体の走査モードとして、パラレルモードまたはシリアルモードが設定されたときに、LSU制御部3a〜3dは、設定されたモードに従って、印字開始信号の前記トリガ入力部からトリガ出力部への遅延の有無を切り替える。 - 特許庁
Parallel arrangement of 1st and 2nd monopole antennas 33, 34 having a length of λ/4 at an interval of λ/4 or below configures an interrogator antenna 32, which is connected to a transmission output terminal 31 and a reception input terminal 35, that are placed to have directionality of 180°.例文帳に追加
λ/4の第1及び第2のモノポールアンテナ33、34をλ/4以下の間隔で平行配置して質問器アンテナ32を構成し、180°の方向性を有するように配置した送信出力端子31と受信入力端子35に接続する。 - 特許庁
The control data output to the SI2 (data input) signal line is output to a latch circuit (serial/parallel conversion circuit) 41 via an SO (data sending) signal line and stored in a register 42 when an SW 1 and an SW 2 are off and an SW 3 is on.例文帳に追加
SI2(データ入力)信号線に出力された制御用データは、SW1およびSW2がOFF、SW3がONとなると、SO(データ送出)信号線を介して、ラッチ回路(シリアル/パラレル変換回路)41に出力され、レジスタ42に保存される。 - 特許庁
The measurement controller is equipped with an analog input circuit 13g which inputs analog data from a displacement sensor 24; a first counter 30 which counts based on pulses from an encoder 23; and a second counter 31 which is arranged in parallel with the first counter and composed of a ring counter counting the pulses.例文帳に追加
変位センサ24からのアナログデータを取り込むためのアナログ入力回路13gと、エンコーダ23からのパルスに基づきカウントする第1カウンタ30と、その第1カウンタと並列して前記パルスをカウントするリングカウンタからなる第2カウンタ31とを備える。 - 特許庁
This device for detecting signal light extracts a part of input light as monitor light, extracts a specific polarization component in parallel with the axial direction while rotating a polarization direction of the monitor light in an angular range ≥90°, and detects the power of the polarization component.例文帳に追加
信号光検出装置は、入力光の一部をモニタ光として取り出し、該モニタ光の偏光方向を90°以上の角度範囲で回転させながら、特定の軸方向に平行な偏光成分を抽出して、該偏光成分のパワーを検出する。 - 特許庁
To solve the problem that a power switching element Sw is liable to deteriorate its reliability at low temperatures when driving a power converter circuit with a free wheel diode FD connected in reverse parallel with the power switching element Sw, and to provide its input/output terminals.例文帳に追加
パワースイッチング素子Sw及びその入出力端子に逆並列に接続されたフリーホイールダイオードFDを備える電力変換回路を駆動対象とするものにあって、パワースイッチング素子Swが低温において信頼性が低下しやすいこと。 - 特許庁
The brake control device performs first determination for determining existence of braking requirement by directly detecting existence of brake operation input by a measurement object different from an operation hydraulic pressure and second determination for determining existence of braking requirement utilizing the operation hydraulic pressure in parallel.例文帳に追加
ブレーキ制御装置は、作動液圧とは異なる測定対象により前記ブレーキ操作入力の有無を直接検出して制動要求の有無を判定する第1判定と作動液圧を利用して制動要求の有無を判定する第2判定とを並列に行う。 - 特許庁
A current control part 3 is provided with a plurality of control elements connected in parallel to each other to an output terminal 16 and one control voltage output by a control voltage generation part 2 is supplied in common to the control input of the plurality of control elements.例文帳に追加
出力端子16に対して互いに並列に接続された複数の制御素子を電流制御部3に設けると共に前記複数の制御素子の制御入力に対して制御電圧生成部2の出力する1つの制御電圧を共通に与える。 - 特許庁
When images to be combined are inputted, distance data provided for a pixel of each image data are sorted in parallel with respect to pixel data of the same coordinate of a plurality of images, and a far/near relation is examined, and an order relation of input image data is obtained.例文帳に追加
合成対象の画像を入力すると、それら各画像データの画素ごとに備える距離データを複数画像の同一座標の画素データについて並列にソートして、遠近関係が調べられ、入力画像データの順序関係として求められる。 - 特許庁
A current, which shows an input current of the PFC converter and is generated by current mirror, is switched to parallel resistance and capacitance by the PWM signal in order to generate smoothed voltage, which in turn constitutes a control signal for the PFC converter.例文帳に追加
PFCコンバータの入力電流を表わし、電流ミラーによって生成される電流は、PFCコンバータのための制御信号を構成する平滑化された電圧を生成するために、PWM信号によって並列の抵抗およびキャパシタンスにスイッチングされる。 - 特許庁
The base of a switching transistor Q1 is connected to a trigger input terminal 3 via a trigger supply circuit comprising a parallel circuit of a resistor R3 and a capacitor C3, and the main current passage of a control transistor Q2 is connected between the base and a ground of the switching transistor Q2.例文帳に追加
スイッチングトランジスタQ1のベースを抵抗R3とコンデンサC3の並列回路からなるトリガ供給回路を介してトリガ入力端子3に接続し、スイッチングトランジスタQ1のベースとアースとの間に制御トランジスタQ2の主電流路を接続する。 - 特許庁
Then the oscillator 1, the frequency divider 2, and the 4-phase modulation pattern generator 3 are respectively operated to generate a 4-value fixed pattern, the S/P converters 4a, 4b convert the 4-value fixed pattern into 8-bit parallel data suitable for an input section of the modulator 5 and supply the data to the modulator 5.例文帳に追加
そして、発振器1,分周器2,4相変調パターン発生器3のそれぞれを動作させて4値固定パターンを生成し、この4値固定パターンを変調器5の入力部に応じた8ビットパラレルデータに変換して変調器5に供給する。 - 特許庁
The series resistor 54, added to the parallel inductance 53, suppresses the variation of an input impedance over a wide band and checks the pass in bands other than the desired frequency band, to raise a stability factor K to be 1 or larger over the entire band and improve the noise figure.例文帳に追加
並列インダクタンス53に対して直列抵抗54を付加することで、広帯域で入力インピーダンスのばらつきを抑え、所望の周波数帯以外の通過を抑圧して全帯域の安定指数Kを1以上とし、かつ雑音指数を改善する。 - 特許庁
An automatic transmission housed in a case 10B is arranged with a transmission mechanism on the periphery of an input shaft 11, and is equipped with a gear 19 supported on the support wall 10C of the case 10B to transmit the output of the mechanism to another shaft 20 in parallel to the shaft 11.例文帳に追加
自動変速機は、ケース10B内に収容して、入力軸11の周りに変速機構が配置され、ケースのサポート壁10Cに支持されて変速機構の出力を入力軸11に並行する他の軸20に伝達するギヤ19を備える。 - 特許庁
The parallel axis gear mechanism 20 and an installation bracket 30 are relatively rotatable in the direction of a periphery centering around the input axis S1 with the mounting bolts 50 removed, and a mode in a relative mounting direction is selected from a plurality of modes.例文帳に追加
平行軸歯車機構20と据付ブラケット30が、取付ボルト50を外した状態で入力軸線S1を中心とする円周方向に相対的に回転可能とされ、相互の取付方向の態様が複数のうちから選択可能とされている。 - 特許庁
A tuner is provided with plural paths of parallel input structure provided corresponding to the output of a demultiplexer and each path remarkably attenuates an undesirable half of the spectrum of a wide-band digital signal in a Hilbert transformation filter concerning an output from the demultiplexer.例文帳に追加
チューナは、デマルチプレクサの出力に対応して設けられた並列入力構造の複数の経路を備えており、各経路は、デマルチプレクサからの出力をヒルバート変換フィルタ34において、広帯域ディジタル信号のスペクトルの不所望の半分を大幅に減衰させる。 - 特許庁
An orderer-side device performs input operation for order information and uploads the digital image information to a data center at the same time and a device at the data center obtains the order information and digital image information received from the orderer in parallel.例文帳に追加
本発明は、注文者側の装置では、注文情報の入力操作とディジタル画像情報のデータセンタへのアップロードを同時に行い、データセンタの装置では、注文者から受け付けた注文情報とディジタル画像情報を取得する処理を並行して行う。 - 特許庁
The switching circuit comprises a plurality of switching elements connected with an input power supply through a load and connected in parallel, and a control circuit generating a signal performing on/off control of the plurality of switching elements at a different timing.例文帳に追加
スイッチング回路は、負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成するための制御信号生成回路を備えている。 - 特許庁
This magnet switch with a branch function is characterized by being formed into a structure capable of being branched without connecting a terminal block by newly processing a wire of an input line of a magnet switch connected in parallel with an initial magnet switch.例文帳に追加
当初のマグネットスイッチに対して並列に接続するマグネットスイッチの入力ラインの電線を新たに加工して端子台接続することなく分岐できる構造とすることで必要な出力数のマグネットスイッチを簡便に増設できる分岐機能付マグネットスイッチ - 特許庁
The two modules 211 of the electronic apparatus are adjacent in parallel by opposing the lengthwise directions of them to each other, and the RF sections and input connectors for signals susceptible to noise interference in the modules 211 are located apart from each other while being deviated in the lengthwise directions.例文帳に追加
そして、この電子機器は、この2つのモジュール211を、その長手方向を対向させて平行に隣接し、かつ、RF部同士およびノイズの干渉を受けやすい信号の入力コネクタが互いに遠ざかるように長手方向にずらせて配置する。 - 特許庁
The clock driver circuit wherein a plurality of driver circuits 20, 30 are connected in parallel with each other is provided with a control circuit 40 for stopping part of the driver circuits for a prescribed period at least on the basis of either of the leading and the trailing of an input signal.例文帳に追加
複数のドライバ回路20,30を互いに並列に接続したクロックドライバ回路において、一部のドライバ回路を、入力信号の立上り及び立下りの少なくとも一方に基づいて所定期間動作停止させる制御回路40を設ける。 - 特許庁
A first capacitor (capacitor for smoothing) 2a is connected between output terminals of a rectifying circuit 2 having an alternating current power supply 1 as an input, a three-phase inverter 3 is connected in parallel with the first capacitor 2a, and an output of the three-phase inverter 3 is supplied to a motor 4.例文帳に追加
交流電源1を入力とする整流回路2の出力端子間に第1コンデンサ(平滑用コンデンサ)2aを接続し、第1コンデンサ2aと並列に3相インバータ3を接続し、3相インバータ3の出力をモータ4に供給している。 - 特許庁
The control part 32 switches the moving direction of the cursor to be displayed at the display part 7 based on an input from the operating part 18 according to a state that the cover body 6 is rotated with the axis in parallel with the plane of the cover body 6 as a center at the second position.例文帳に追加
制御部32は、蓋体6が第2の位置で蓋体6の平面と平行な軸を中心として回動されている状態に応じて、操作部18からの入力に基づく表示部7に表示されるカーソルの移動方向を切り換える。 - 特許庁
In the relation parallel with the engine 11 for the pumps 17a and 17b, the motor-generator 22 to function as a generator being driven by the engine 11 and as a motor in receiving supply of the electric power is connected with the input/output shaft 21 of the power transmitting device 14.例文帳に追加
ポンプ17a,17bに対してエンジン11と並列的な関係で、動力伝達装置14の入出力軸21に、エンジン11による駆動により発電機として機能するとともに電力の供給を受けて電動機として機能する電動・発電機22を接続する。 - 特許庁
According to the instantaneous value of an input voltage (output voltage of a full-wave rectifier DB), a part of charging current to a capacitor C12 is taken in a charging current adjusting circuit 12 which is connected in parallel with the capacitor C12, thereby adjusting a voltage of the capacitor C12.例文帳に追加
入力電圧(全波整流器DBの出力電圧)の瞬時値に応じて、コンデンサC12に並列接続されている充電電流調整回路12にコンデンサC12への充電電流を一部取り込み、コンデンサC12の電圧を調整する。 - 特許庁
The branch line type 90° hybrid comprises first and second series lines, first and second shunt lines, and four three-branch circuits (non-perpendicular T junctions) which connect them and serves as input/output ports, and the second and third ports are formed in the directions orthogonal to the parallel first and fourth ports.例文帳に追加
第1、第2のシリーズ線路と第1,第2のシャント線路と、それらを接続し且つ入出力ポートともなる4つの三分岐回路(非直角Tジャンクション)からなり、平行な第1,第4ポートに直交する方向に第2,第3ポートを形成する。 - 特許庁
The emitted parallel light after passing through an optical cell 16 is reflected by a plane mirror 18 to pass through the optical cell 16 again, then converged by the fiber collimator 14, and made incident on an input/output terminal 12D of the optical coupler 12.例文帳に追加
この出射された平行光は、光学セル16を通った後に平面鏡18で反射され、再び光学セル16を通った後にファイバコリメータ14で集光され、光ファイバ24を介して光カプラ12の入出力端子12Dに入射される。 - 特許庁
After that, one block that is not still assigned the design for facilitation of inspection is selected (S12), the full scan designing is assigned (S14) to it, inspection point is assigned (S16) into a block in which the number of input pattern for parallel inspection become greater than a given value (YES at S15).例文帳に追加
その後、まだ検査容易化設計が割り当てられていないブロックを1つ選択し(S12)、フルスキャン設計を割り当て(S14)、フルスキャン設計したときのパラレル検査入力パターン数が所定値を超える(S15でYES)ブロックに、検査ポイントを挿入する(S16)。 - 特許庁
To provide constitution of peripheral circuits suitable for a high speed parallel input/output operation of multi-bits data in a nonvolatile storage device provided with a memory cell of which the electric resistance is varied in nonvolatile fashion in accordance with the level of storage data written by a data writing current.例文帳に追加
データ書込電流によって書込まれた記憶データのレベルに応じて電気抵抗が不揮発的に変化するメモリセルを備えた不揮発性記憶装置において、多ビットデータの高速な並列入出力動作に適した周辺回路の構成を提供する。 - 特許庁
The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加
ONU100は、センタ側の光ファイバ40と接続するための光入出力端を有する電気/光変換部110と、ONU機能部120と、シリアル/パラレル変換部130と、外部ノードを接続するためのインタフェースモジュール140とを備えている。 - 特許庁
When distortion is easily caused as an input level rises, an electronic switch SW is set ON to connect a resistance R3 to the resistance R2 in parallel, and consequently, the base current is decreased to limit an amplifier output level, thereby suppressing distortion occurrence (distortion priority mode).例文帳に追加
入力レベルが高くなって歪みが生じやすくなるときは、電子スイッチSWをオン状態にセットして抵抗R3を抵抗R2に並列接続することで、ベース電流を低下させ、アンプ出力レベルを制限し、歪み発生を抑制する(歪み優先モード)。 - 特許庁
This fiber type optical component is configured by bringing a plurality of optical fibers into close contact with one another in parallel, forming a fusing and extending part for multiplexing and demultiplexing propagated light by heating and extending the optical fibers locally, and defining one optical fiber among the plurality of optical fibers at both ends as a fiber for input and output.例文帳に追加
複数本の光ファイバを並列に密着し、局部的に加熱延伸して伝搬光を合分波する融着延伸部を形成し、両端の複数の光ファイバのうちの各1本を入出力用ファイバとしてファイバ型光部品を構成する。 - 特許庁
In the roll mill, a plurality of rollers 6, 7 are adjacently arranged axially in parallel, the both ends of a space between the pair of rollers are closed with the pair of weir plates 10, 10, and the raw material M is input between the pair of rollers from the space between the pair of weir plates, to perform mixing and dispersion processing.例文帳に追加
複数本のロール6,7を軸平行に隣接配置し、一対のロールの間の両端を一対の堰板10,10で閉塞し、これら一対の堰板の間から一対のロール間に原材料Mを投入して混練・分散処理を行なうロールミルである。 - 特許庁
A DMOS transistor 13 operating on a voltage lower than the lowest DC input voltage of a DC-DC converter 3 is an active element and a bipolar transistor 17 is connected in parallel with the DMOS transistor 13 thus constituting an oscillator 1.例文帳に追加
DC−DCコンバータ3の動作可能最低入力直流電圧より低い電圧で動作するDMOSトランジスタ13を能動素子とし、このDMOSトランジスタ13に対して並列にバイポーラトランジスタ17を接続して発振器1を構成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|