「parallel input」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Linearly polarized light is irradiated on the finger 1 by an illumination device 17, and only a polarized light component of a direction parallel to a polarized light direction of the linearly polarized light passes an analyzer 30, so that data I2 of the clear fingerprint reduction image by only reflected light on the finger surface is input.例文帳に追加

照明装置１７により指１に直線偏光が照射され、この直線偏光の偏光方向と平行な方向の偏光成分のみが検光子３０を通過するため、指表面での反射光のみによる鮮明な指紋縮小像のデータＩ２を入力可能である。 - 特許庁

A CPU 2 converts data inputted from a PIO(parallel input/output controller) 7 or an UART(universal asynchronous receiver-transmitter) 8 into data corresponding to a protocol of an IrDA system by utilizing software stored in a ROM 3 and then, outputs it to a modulation circuit 9 through a bus 14 to modulate the data.例文帳に追加

ＰＩＯ７もしくはＵＡＲＴ８より入力されたデータを、ＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用してＩｒＤＡ方式のプロトコルに対応したデータに変換した後、バス１４を介して変調回路９に送出して前記データを変調する。 - 特許庁

In the oil supply device, both ends of the oil shower pipe 20 disposed in parallel with a shift input shaft 13, etc., are supported by pipe supporting holes 56, 57 formed in both end walls 40, 41 of a mission chamber, and one end is communicated with an oil passage 46 on the oil pump side.例文帳に追加

エンジンの変速ギヤ給油装置において、変速入力軸１３等と平行に配置されたオイルシャワー管２０の両端部を、ミッション室両端壁４０，４１に形成された管支持孔５６，５７に支持し、一端部はオイルポンプ側のオイル通路４６に連通する。 - 特許庁

The clutch device has an input shaft 24 and a clutch shaft 25 relative-rotatably provided concentrically along an axial direction in parallel; and a clutch spring 30 laid and wound on these two shafts and selectively switching a connection and a disconnection of the two shafts unitizing a tightening and a relaxing of the clutch spring 30.例文帳に追加

相対回転可能に且つ軸方向に沿って同心的に並設された入力軸２４及びクラッチ軸２５と、これらの２つの軸に渡り巻回されたクラッチバネ３０とを有し、クラッチバネ３０の締付及び弛緩を利用して、選択的に２つの軸の連結と非連結とを切り換える。 - 特許庁

The amplifier 10 comprises a semiconductor 15 connected between an input and output terminals 19, 20, a resonance circuit 13 connected in series between the information terminal 19 and a gate terminal 15c of the semiconductor 15, and a first resistor (R1) 14 connected in parallel to the resonance circuit 13.例文帳に追加

増幅器１０は、入出力端子１９，２０間に接続される半導体１５と、この入力端子１９と半導体１５のゲート端子１５ｃ側との間に直列に接続される共振回路１３と、この共振回路１３に並列に接続される第１の抵抗（Ｒ１）１４とを備える。 - 特許庁

An SP conversion section 4s applies serial-parallel conversion to data of contents read from a storage section 1s of the video server 10s at a transmitter side by number of channels n according to a setting condition of an input setting section 3s, and a transmission section 5s (#1 to #n) transmits the converted data to the video server 10r of a receiver side.例文帳に追加

送信側のビデオサーバ１０ｓの記憶部１ｓから読み出したコンテンツのデータを、ＳＰ変換部４ｓが入力設定部３ｓの設定条件に従ったチャネル数ｎでのシリアル・パラレル変換を行い、送信部５ｓ（＃１〜＃ｎ）から受信側のビデオサーバ１０ｒへ送信する。 - 特許庁

The circuit unit 202 has a third diode D_3 and a fourth diode D_4 connected between a pad input terminal 210 and the substrate terminal VSS in such a manner that the third diode and the forth diode are connected in an anti-parallel with each other.例文帳に追加

第２ダイオード保護回路部２０２はパッド入力端子２１０と基板端子Ｖ_ＳＳ間に接続された第３ダイオードＤ_３及び第４ダイオードＤ_４を含み、第３ダイオード及び第４ダイオードは互いに反対方向に並列に接続された第２ダイオード保護回路部２０２を含む。 - 特許庁

The CAM 20 executes entry retrieval processing of retrieving the entries every input of a combination of a state number and consecutive N characters (N is plural) in a character string to be retrieved 101 and outputting an address 122 of a matched entry in parallel to entry retrieval processing which is under execution.例文帳に追加

ＣＡＭ２０は、状態番号と被検索文字列１０１中の連続するＮ文字（Ｎは複数）との組が入力される毎に、上記エントリを検索して、一致エントリのアドレス１２２を出力するというエントリ検索処理を、既に実行しているエントリ検索処理と並行して実行する。 - 特許庁

An information input part 105 inputs the number 106 of the processors to be used in parallel processing, the number 107 of the random numbers to be generated by one processor, the number 108 of the kinds of the phase of the random number to be generated and phase kinds information 109 for the respective processors to a random number generation part 101.例文帳に追加

情報入力部１０５は、乱数生成処理部１０１に、並列処理で使用されるプロセッサ台数１０６、１プロセッサが生成する乱数の個数１０７、生成する乱数の位相の種別数１０８、プロセッサ別位相種別情報１０９を入力する。 - 特許庁

The input rod 13 is formed of a link 15 forming a parallel link installed at the crossing rotating shaft 12, a connecting rod 17, pedal suspending parts 18R, 18L, and right and left pedals 14R, 14L on an upper end side of the pedal suspending parts 18R, 18L for always maintaining the horizontal direction.例文帳に追加

入力杆１３は交差回動軸１２に取付けられた平行リンクを形成するリンク１５，連接杆１７，ペダル垂下部１８Ｌ，１８Ｒと、ペダル垂下部１８Ｌ，１８Ｒの上端側に常時水平方向を維持する左右ペダル１４Ｌ，１４Ｒとから形成されている。 - 特許庁

This device is provided with a first to a fifth speed gear trains GP1-GP5 disposed in parallel between an input and an output shafts, a first to a third synchromesh mechanisms SM12, SM35, and SM34 to select transmission of power by either of them, and a speed change actuator 30 to select for actuation of these.例文帳に追加

入出力軸間に並列に配設された第１〜第５速ギヤ列ＧＰ１−ＧＰ５と、これらのいずれかによる動力伝達を選択する第１〜第３シンクロメッシュ機構ＳＭ１２，ＳＭ３５，ＳＭ３４と、これらを選択作動させる変速アクチュエータ３０を備える。 - 特許庁

When a parallel operation is conducted, a capacitor 107 is connected to a λ/4 line 108 by a second switch 105 to be used as an impedance converting means, output impedances of the amplifiers 103 and 104 are matched to a characteristic impedance to prevent a decrease in input/output characteristics.例文帳に追加

また、並列動作を行う場合、第２のスイッチ１０５によりλ／４線路１０８にコンデンサ１０７を接続してインピーダンス変換手段として用いて、各電力増幅器１０３，１０４の出力インピーダンスを特性インピーダンスに整合させて入出力特性の低下を防止する。 - 特許庁

In the parallel relation with the engine 11 for the pumps 17A and 17B, the motor-generator 22 to function as a generator being driven by the engine 11 and as a motor upon receiving the supply of the electric power is connected with the input/output shaft 21 of the power transmitting device 14 through a second clutch 12b.例文帳に追加

ポンプ17A，17Bに対してエンジン11と並列的な関係で、動力伝達装置14の入出力軸21に第２のクラッチ12bを介して、エンジン11による駆動で発電機として機能するとともに電力の供給を受けて電動機として機能する電動・発電機22を接続する。 - 特許庁

To reduce the power loss of a drive circuit section and power loss accompanying the variation of resonance frequencies of piezo-electric transformers by connecting input sections of a plurality of piezo-electric transformers in series and output sections in parallel, in a high-voltage generating section of a corona discharge device.例文帳に追加

コロナ放電装置の高電圧発生部において、複数の圧電トランスの入力部を直列接続し出力部を並列に接続することにより、駆動回路部の電力損失と圧電トランスの共振周波数ばらつきに伴う電力損失を低減することを可能とする。 - 特許庁

MOS-FET Q3 and Q4 are connected in parallel with a rush current suppressing resistor Ri inserted into the rectification current passage of a capacitor input type rectification circuit system where voltage doubler rectification circuit/full-wave rectification circuit (voltage quadrupler rectification circuit/voltage doubler rectification circuit) can be switched.例文帳に追加

コンデンサインプット型で、倍電圧整流回路／全波整流回路（４倍電圧整流回路／倍電圧整流回路）で切り換えが可能な整流回路系の整流電流経路に挿入した突入電流抑制抵抗Ｒｉに対してＭＯＳ−ＦＥＴＱ3，Ｑ4を並列に接続する。 - 特許庁

In a ladder filter 1 in which a plurality of resonators are arranged at the serial arm and the parallel arm of the circuit, any of serial resonators S1 to S4 provided in the serial arm or preferably, a serial resonator S1 located at the first stage of a signal input side is divided parallelly into n pieces (for example, two).例文帳に追加

複数の共振子が回路の直列腕と並列腕とに配置された梯子型フィルタ１において、直列腕に設けられた直列共振子Ｓ１〜Ｓ４の何れか、好ましくは信号入力側初段に位置する直列共振子Ｓ１を並列にｎ個（例えば２つ）に分割する。 - 特許庁

The reference circuit is provided with a second input transistor subjected to cascade connection, a second cascode transistor and a second transistor for bias current control, and is connected to the tuning amplifier circuit in parallel, wherein the gate of the second cascode transistor is connected to the gate of the first cascode transistor.例文帳に追加

参照回路は、従属接続される第２の入力トランジスタ、第２のカスコードトランジスタおよび第２のバイアス電流制御用トランジスタを備え、第２のカスコードトランジスタのゲートが第１のカスコードトランジスタのゲートに接続され、同調増幅回路と並列に接続される。 - 特許庁

In parallel with this, the read and input image information on the other side is region-separated and further color-determined to extract a second specific region including a color component that becomes the show-through component onto the one side, from a region separation result and a color determination result (S106-S110).例文帳に追加

これと並行して、読取入力された他方の面の画像情報を領域分離し、さらにカラー判定し、領域分離結果及びカラー判定結果から一方の面への裏写りとなり得るカラー成分を有する第２の特定の領域を抽出する（Ｓ１０６〜Ｓ１１０）。 - 特許庁

The static eliminator comprises a contact type discharge electrode and a non-contact type static output electrode both of which are electrically connected in parallel with a static input electrode, with a high resistor electrically connecting both types of electrodes in series with a hollow case made of insulating material.例文帳に追加

絶縁材料からなる中空のケースに静電気入力電極に、電気的に並列に接続された接触式放電電極及び非接触式静電気出力電極を、高抵抗体によって電気的に直列に接続された事を特徴とする静電気除去具。 - 特許庁

The solid-state imaging unit permitting parallel readout having an imaging section 103 partitioned into strip blocks and a readout amplifier 130 for each block further has: an input source 101; and a marker signal generation section 102 for generating marker signals for correction of outputs of the readout amplifiers 130.例文帳に追加

短冊形にブロック分割された撮像部１０３と、ブロック毎の読み出しアンプ１３０とを備えた並列読み出し可能な固体撮像素子に、インプットソース１０１と、読み出しアンプ１３０の出力補正用のマーカー信号を生成するためのマーカー信号生成部１０２とを更に設ける。 - 特許庁

Further, the pump source 1 has a cylindrical lens 7 and another lens 8 suitable to input-coupling at least two pump beams 2 separated spatially from each other to the crystal array body 14 and the crystal array body 14 has a sawing groove 9 extending in parallel to the pump beam.例文帳に追加

さらにポンプ源１は、空間的に互いに分離された少なくとも２つのポンプビーム２を結晶配列体１４へ入力結合するのに適した円柱レンズ７と別のレンズ８を有しており、結晶配列体１４にはポンプビームに平行に延在した鋸挽き溝９を有している。 - 特許庁

To provide a system and method for testing simultaneously a column of a semiconductor memory and a redundant column by adding temporarily an additional parallel signal bit giving wider band width during test mode operation to an input/output data bus connected to a semiconductor memory.例文帳に追加

試験モード動作中により広い帯域幅を与える追加の並列信号ビットを半導体メモリに連結された入出力データ・バスに一時的に追加することによって、半導体メモリの列と冗長列とを同時に試験するシステムおよび方法を提供すること。 - 特許庁

A first detection resistor 51 and a second detection resistor 52 are connected in series between the input voltage detection terminal 1 of the semiconductor device 4 and a DC voltage line Vin, and a Zener diode 53 is connected in parallel with the detection resistor 51 or 52.例文帳に追加

半導体装置４の入力電圧検出端子１と直流電圧ラインＶｉｎの間に第一の検出抵抗５１と第２の検出抵抗５２を直列接続し、さらに検出抵抗５１もしくは、検出抵抗５２に並列接続されたツェナーダイオード５３を備えている。 - 特許庁

According to this constitution, a series inductance component is increased, and a parallel capacitance component is reduced to facilitate impedance matching, when the impedance matching between an external standard impedance; and the low impedance of the stripline in a multilayer substrate is contrived in the input/output terminal part.例文帳に追加

これにより入出力端子部分で、外部の標準インピーダンスと多層基板内部のストリップ線路の低インピーダンスとのインピーダンス整合を図る際、直列インダクタンス成分を増すと共に並列キャパシタンス成分を減少させて、そのインピーダンス整合を容易に行えるようにする。 - 特許庁

For the capacitor C1 connected with the inductance element L of the step-up chopper through a diode D1, the capacitor C2 is connected in parallel through diodes D3 and D4 thus reducing the input voltage of the converter, reducing the surge current by bypassing and prolonging the output holding time at the time of power interruption.例文帳に追加

昇圧チョッパ用のインダクタンス素子ＬをダイオードＤ１を介して接続したコンデンサC１に対し、ダイオードＤ３，Ｄ４を介してコンデンサＣ２を並列に接続し、コンバータ入力電圧の低減、突入電流のバイパスによる低減、更に停電時の出力保持時間を長くする。 - 特許庁

When a customer's claim received by an electronic mail is supplied for a workflow system, in the case of transition to the plural processing nodes, a data input/output device 1080 prepares the copy of the supplied case in accordance with each parallel processing nodes and stores it in a case DB 1050.例文帳に追加

電子メールで受け取った顧客クレームがワークフローシステムに投入されたとき、データ入出力装置１０８０は、複数の並行処理ノードに遷移する場合に、各並行処理ノードに対応して投入案件のコピーを作成して案件ＤＢ１０５０に格納する。 - 特許庁

Parallel input signals DINPs are inputted and stored in registers R1-R4, respectively, output terminals Q1-Q4 of the respective registers R1-R4 are selected by a selector S1 corresponding to a counted value CNTOUT of a 2-bit counter CNT1, and a serial output signal DOUTS is produced.例文帳に追加

パラレルの入力信号ＤＩＮＰをそれぞれレジスタＲ１〜Ｒ４に入力して記憶保持させ、各レジスタＲ１〜Ｒ４の出力端子Ｑ１〜Ｑ４を、２ビットカウンタＣＮＴ１のカウント値ＣＮＴＯＵＴに対応してセレクタＳ１でセレクトさせ、シリアルの出力信号ＤＯＵＴＳを作製する。 - 特許庁

Since the n-bit scramble patterns are generated in parallel, that is, at the same time, the n-bits of the input signal to be scrambled can simultaneously be scramble- processed, thus the generating circuit can sufficiently cope with high-speed signal processing and can adopt a conventional CMOS-IC.例文帳に追加

このｎビットスクランブルパタンが並列に、すなわち同時に生成されるので、スクランブルすべき入力信号のｎビットを同時にスクランブル処理することができることになり、高速性の信号処理にも十分に対処可能となり、一般のＣＭＯＳ−ＩＣが使用可能となる。 - 特許庁

The input terminal 10, the output terminals 12, and terminals 16 for the board to be connected with the control circuit board 18 are arranged, in parallel with the direction of arrangement of the semiconductor switching elements 14, and are made to protrude from a case 22 in the same orientation to directly form connectors.例文帳に追加

入力端子１０、出力端子１２、及び、前記制御回路基板１８に接続される基板用端子１６が、前記半導体スイッチング素子１４の配列方向と平行に配列され、かつ、互いに同じ向きにケース２２から突出して直接コネクタを形成する。 - 特許庁

To provide a compact optical modulator outputting synchronized modulation light rays with low noise at a wide band from a plurality of optical modulation units even when the plurality of optical modulation units are arranged in parallel on the same substrate, and the input ends of the signal electrodes of the optical modulation units are arranged on one side face of the substrate.例文帳に追加

同じ基板上に複数の光変調部を並列に配置し、各光変調部の信号電極の入力端を基板の一側面に並べるときでも、各光変調部より同期のとれた広帯域で低ノイズの変調光を出力できる小型の光変調器を提供する。 - 特許庁

This device is provided with a plurality of transformer-rectifier assemblies 21, 22, which are connected in parallel to the single AC power source 1 for DC power output, and phase adjusting means 41, 42, which make the phases of the input voltages of a plurality of the transformer-rectifier assemblies 21, 22 differ from each other.例文帳に追加

単一の交流電源１に対して並列接続されかつ、それぞれ直流電力を出力する複数の変圧整流器２１，２２と、複数の変圧整流器２１，２２の入力電圧の位相を互いに異ならせる位相調整手段４１，４２と、を備える。 - 特許庁

In a high-pass filter circuit where three capacitors C1, C2 and C3 are serially connected on a signal transmission path and coils L1 and L2 connected serially to capacitors C4 and C5 respectively grounding between the capacitors C1 and C2 and C3, a resistor R1 is further connected in parallel with the capacitor C1 at the input terminal side.例文帳に追加

信号伝送路に３個のコンデンサＣ１，Ｃ２，Ｃ３を直列接続し、各コンデンサ間をコンデンサＣ４，Ｃ５を直列接続したコイルＬ１，Ｌ２で夫々接地したハイパスフィルタ回路に、更に入力端子側のコンデンサＣ１に並列に抵抗Ｒ１を接続した。 - 特許庁

The power supply circuit is provided with transistors T24-T26 connected mutually in parallel between a grand terminal 29 and a base of a transistor T23 which controls supply of driving current to transistors T21 and T22 which exist in an electric path between a power input terminal 28 and power supply output terminal 30.例文帳に追加

電源入力端子２８と電源出力端子３０との間の通電経路に介在するトランジスタＴ２１、Ｔ２２への駆動電流の供給を制御するトランジスタＴ２３のベースとグランド端子２９との間に互いに並列に接続されたトランジスタＴ２４〜Ｔ２６を設ける。 - 特許庁

A pair of parallel grooves 3a, 3b are formed on a parallelepiped piezoelectric substrate 2, a partition wall 4 is erected between the grooves 3a, 3b, vibrating electrodes 5 are attached on both wall surfaces of the partition wall 4, and an input terminal 6 and an output terminal 7 are formed on lateral sides of the piezoelectric substrate 2.例文帳に追加

直方体状の圧電基体２に一対の平行な溝３ａ、３ｂを形成し、この溝３ａ、３ｂ間には隔壁部４を立設し、隔壁部４の両壁面には振動電極５を被着するとともに、圧電基体２の側面には入力端子６及び出力端子７を形成する。 - 特許庁

Accordingly, in the case that a battery, etc., are connected between output terminals 3 and 4, a stabilizing capacitor 17b connected between power wiring and the input terminal 2 is connected in parallel to the capacitance between the gate and the source of the switching element 12, so that the occurrence of self turn-on is suppressed.例文帳に追加

したがって、出力端子３，４間にバッテリ等が接続された場合に、電源配線と入力端子２との間に接続された安定化コンデンサ１７ｂがスイッチング素子１２のゲート−ソース間容量に並列接続されるので、セルフターンオンの発生が抑制される。 - 特許庁

The first impact energy absorber 2 and the second impact energy absorber 4 are arranged in such a manner that axial directions of the first impact energy absorber 2 and of the second impact energy absorber 4 are substantially parallel to the input direction 7 of an impact load.例文帳に追加

第１衝撃エネルギー吸収体２及び第２衝撃エネルギー吸収体４は、第１衝撃エネルギー吸収体２及び第２衝撃エネルギー吸収体４のそれぞれの軸方向が衝撃荷重の入力方向７と略平行となるように並設されている。 - 特許庁

This cellular phone handwriting input device comprises a digital pen having at least an electromagnetic wave emitting circuit inside, and a digital plate comprising at least a signal selector, a single amplifier, an analogue/digital convertor, a microprocessor and a transfer interface, and provided with a scan line mesh grid composed of parallel leads on its surface.例文帳に追加

内部に少なくとも電磁波発射サーキットを有するデジタルペンと、少なくとも信号選択器と信号アンプとアナログ／デジタルコンバータとマイクロプロセッサーと伝送インターフェースとを有すると共に、表面に平行リード同士からなる走査線網格子を配置しているデジタルプレートと、を備える。 - 特許庁

An intermediate shaft of a parallel axis gear mechanism 7 for decelerating rotation of an electric motor is integrally rotatably provided with a first intermediate gear 23 driven by a drive gear provided on an input shaft; and a second intermediate gear 24 for transmitting rotation to a driven gear provided on an output shaft.例文帳に追加

電動モータの回転を減速する平行軸歯車機構７の中間軸２０は、入力軸に設けられた駆動ギヤにより駆動される第１の中間ギヤ２３と、出力軸に設けられた従動ギヤに回転を伝達する第２の中間ギヤ２４とを一体回転可能に備える。 - 特許庁

To prevent production of short-circuit point inside the distributor/combiner even when output and input terminals of the distributor and the combiner are opened by removing the power amplifiers when the distributor distributes power to be amplified, the distributed powers are amplified in parallel, and the combiner combines the amplified powers.例文帳に追加

増幅すべき電力を分配器により分配して並列に電力増幅して合成器にて合成する際、電力増幅器を外して分配器や合成器の出力や入力端子が開放になった場合にも、分配・合成器の内部の短絡点の発生を防ぐ。 - 特許庁

When the timer circuit 14 operated by the application of the input signal 19 runs out in time, the FET 15 turns on to moderately discharge through the resister 10, the capacitor 11 connected in parallel to the resister 9 for producing a reference voltage of a current limiting circuit and gradually decrease, the reference voltage.例文帳に追加

入力信号１９の印加で動作するタイマ回路１４がタイムアウトすると、ＦＥＴ１５がオンし、電流制限回路の基準電圧を作る抵抗９に並列に接続されたコンデンサ１１を抵抗１０を通じて緩放電させ、基準電圧を徐々に低減させる。 - 特許庁

The voltage drop compensating apparatus of the power system controls the input power factor from the power system 50 to substantially "1" by an inverter, by inserting an AC switch 53 constituted in an antiparallel connection of thyristors between the power system 50 and the parallel connection circuit of an inverter 56 and the load 54 having a filter capacitor 55 and a filter reactor 58.例文帳に追加

フィルタコンデンサ５５とフィルタリアクトル５８を備えたインバータ５６と負荷５４との並列接続回路と電力系統５０との間にサイリスタの逆並列接続で構成した交流スイッチ５３を挿入し、インバータで電力系統５０からの入力力率をほぼ１に制御する。 - 特許庁

In the device, a photodetector section 31 where 50 photodetectors are arranged in a direction 4 (Fig.1) in which a level measurement is carried out, receives the laser beam from a rotating laser level 1 (Fig.1), and 50 received signals are input to a microprocessor 46 in parallel via respective 50 comparators 44.例文帳に追加

レベル測定方向４（図１）に沿って受光素子が５０個並べて配列される受光素子部３１で回転レーザレベル１（図１）からのレーザビームを受光し、５０個の受光信号をそれぞれ５０個のコンパレータ４４を介してマイクロプロセッサ４６へ並列に入力する。 - 特許庁

A signal input terminal 9 is provided through a side wall 81a so that a terminal extension direction is substantially parallel to the bottom face of the resin mold 8, the wire fixing part 9b is arranged in the semiconductor element storing space of the resin mold 8, and the connector connection part 9a is arranged out of a case.例文帳に追加

信号入力端子９は端子延在方向が樹脂モールド８の底面とほぼ平行となるように側壁８１ａを貫通して設けられ、ワイヤ固着部９ｂは樹脂モールド８の半導体素子収容空間に、コネクタ接続部９ａはケース外にそれぞれ配設される。 - 特許庁

Even if the noise is input in an putout CPU 700 and a serial-parallel IF (Interface) chip 720 as a reset signal RSTb, or a common reset signal by receiving the influence of the noise, putout noise removal parts 712 and 790 provided therein respectively remove the noise from the reset signal RSTb.例文帳に追加

このノイズの影響を受けてノイズが共通リセット信号であるリセット信号ＲＳＴｂとして払出ＣＰＵ７００およびシリアパラＩＦチップ７２０に入力されても、それぞれに備えた払出ノイズ除去部７１２，７９０でリセット信号ＲＳＴｂからノイズを取り除いている。 - 特許庁

Also, the outputs detected by current detection circuits 17, 27 are added to the output from the error detection circuits 23, 13 by adding circuits 18, 28, without going through the error-amplifying circuits 23, 13 within other power supplies in parallel operation and then input to pulse width control circuits 25, 15.例文帳に追加

また、電流検出回路１７，２７で検出された出力は並列運転中の他の電源内の誤差増幅回路２３，１３を介さずに、加算回路１８，２８で誤差検出回路２３，１３の出力に加算され、パルス幅制御回路２５，１５へと入力される。 - 特許庁