| 例文 |
parity of zeroの部分一致の例文一覧と使い方
該当件数 : 10件
A puncture unit (data reduction unit) 140 punctures parity bits corresponding to the rows of the zero matrix out of the acquired parity bits as bits not to be transmitted.例文帳に追加
パンクチャ部（データ削減部）１４０は、得られたパリティビットのうち、ゼロ行列の行に対応するパリティビットを、送信しないビットとしてパンクチャする。 - 特許庁
A zero matrix setting unit 110 sets a zero matrix which is a submatrix of a parity generator matrix g and whose elements are all "0".例文帳に追加
ゼロ行列設定部１１０は、パリティ生成行列ｇの部分行列であって、要素が全て“０”から構成されるゼロ行列を設定する。 - 特許庁
In the method of coding data using the low-density parity check (LDPC) code, the method of coding data is configured including: a stage of providing a permutation matrix, a zero matrix, and an elemental matrix; a stage of generating a parity matrix by expanding the elemental matrix using the permutation matrix and the zero matrix; and a stage of coding data transferred using the parity matrix.例文帳に追加
低密度パリティチェック（ＬＤＰＣ）コードを用いたデータ符号化方法において、パーミュテーション行列、ゼロ行列及び基本行列を提供する段階と、前記パーミュテーション行列及びゼロ行列を用いて前記基本行列を拡張することで、パリティ行列を生成する段階と、前記パリティ行列を用いて、伝送されるデータを符号化する段階と、を含んでデータ符号化方法を構成する。 - 特許庁
The zero-phase vector is determined from input sector information, and the arrangement order is determined according to the parity discriminating information of an input sector and an output sector.例文帳に追加
配置順序は、入力セクター情報から零相ベクトルを決定し、入力セクターおよび出力セクター情報の偶数・奇数判別情報に従って決定する。 - 特許庁
To provide an error corrector used as a parity generator and its method to enhance parity generating speed and to enhance speed of a processing to regard a part of data as numeral zero also in an error correction processing.例文帳に追加
パリティ生成時、シンドローム演算を行なう前にデータ記憶部のパリティ部を数値０で上書きする処理が必要であり、またCD-ROM XA-FORM1のようにシンドローム演算対象データの一部を数値０とみなしてシンドローム演算を行なう場合、データ記憶部の一部を数値０で上書きする処理が必要である。 - 特許庁
For example, the number of non-zero elements included in predetermined rows is related to the number of data items to be inputted to the exclusive OR arithmetic circuit, so that from the created table, a parity arithmetic circuit is designed to which a matrix reducing the number of non-zero elements included in the predetermined rows is applied.例文帳に追加
例えば、所定の行に含まれる非零要素の数は、排他的論理和演算回路に入力されるデータ数に関係しているため、作成された表から、所定の行に含まれる非零要素の数が少ない行列を適用したパリティ演算回路が設計される。 - 特許庁
The deformation matrix H_G satisfies a submatrix D corresponding to the information bit sequence being a zero matrix, and a submatrix B corresponding to a part of the parity bit sequence is a unit matrix.例文帳に追加
変形行列Ｈ_Ｇにおいて、情報ビット系列に対応するサブ行列Ｄはゼロ行列であることを満たし、パリティビット系列の一部に対応するサブ行列Ｂは単位行列であることを満たす。 - 特許庁
A parity check matrix is transformed into a fundamental matrix including unit matrices and a table is created in relation to the number of non-zero elements included in a matrix other than the unit matrices.例文帳に追加
パリティ検査行列を、単位行列を含む行列に基本変形し、その変形後の行列のうち、単位行列以外の行列に含まれる非零要素の数に関する表を作成する。 - 特許庁
An element in elements of the LDPC check matrix (H) is a zero matrix if the element is an element in a row for generating parity (p_a) corresponding to the informational data (a) and in a column for reflecting the informational data (b).例文帳に追加
そして、ＬＤＰＣ検査行列Ｈの要素のうち、情報データａに対応するパリティｐ_a を生成する行であって、情報データｂを反映する列の要素は零行列である。 - 特許庁
A switch 133 is set in a P terminal to thereby circulate information to be stored in registers 134-1 to 134-15 among three loops, and a value corresponding to the non-zero element of a target row of an information part of a parity check matrix is inputted to an adder 135-1.例文帳に追加
スイッチ１３３がＰ端子に設定されることにより、レジスタ１３４−１乃至１３４−１５に格納される情報が３つのループで巡回し、加算器１３５−１には、パリティ検査行列の情報部の対象行の非零元に応じた値が入力される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
