| 例文 |
serial settingの部分一致の例文一覧と使い方
該当件数 : 158件
To provide a document management program and a document management method for performing setting of a limit of submission and a person in charge for creating a document and pressing for an un-submitted document concerning management technology for serial documents for issuing documents different in object and creation time for one event in a series.例文帳に追加
一つの事象に対し目的や作成時期が異なる文書を連鎖的に発行する連鎖文書の管理技術に関し、文書作成の提出期限と担当者の設定、および未提出文書に対する督促を行う文書管理プログラムと文書管理方法を提供することを目的とする。 - 特許庁
The flyer advertisement agency system is characterized by that each of the flyers carrying a plurality of advertisements of a plurality of the advertisers is printed with an intrinsic lottery number in a serial number and that the advertisement agency of the flyers presents regulated prizes to winners of the lotteries based on the setting of the consecutive lotteries and the execution of drawing to be carried out by the advertisement agency.例文帳に追加
複数広告主の複数広告を掲載するチラシに、各チラシに固有なくじ番号を連番で印刷し、前記チラシの広告代理店が行う連続したくじの設定及び抽選の実行に基いて、当該代理店が当該くじの当選者に規定の懸賞を出すことを特徴とするチラシ広告代理システム。 - 特許庁
This device is so structured that at least one or more light source devices 1, each comprising an external luminous energy control device 3 for generating a luminous energy control signal based on a luminous energy setting value from a light source device body 2 having a luminous energy feedback function and an external terminal 5 are connected to the external terminal 5 via a serial interface 4.例文帳に追加
光量フィードバック機能を有した光源装置本体２及び外部端末５からの光量設定値に基づき、光量制御信号を生成する外部光量制御装置３から構成される少なくとも１台以上の光源装置１と外部端末５間をシリアルインタフェース４を介して接続した構成とした。 - 特許庁
The data transfer controller 30 includes a link controller 40 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus, and an internal register 350 setting up interface information to specify a signal type of the interface signal outputted from the interface circuit 110.例文帳に追加
データ転送制御装置３０は、シリアルバスを介してホスト側データ転送制御装置１０から受信したパケットを解析するリンクコントローラ４０と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路１１０と、インターフェース回路１１０から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定される内部レジスタ３５０を含む。 - 特許庁
An incorrect bus detection circuit 14 detects whether the connection of connected pins of the FPGAs 100, 200 is wrong based on the pin-to-pin connection information of FPGAs 100, 200 stored in a connection data holding ROM 11 and the pin setting information of the FPGAs 100, 200 acquired by an IO register serial read circuit 12 and an IO register referring memory 13.例文帳に追加
接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 - 特許庁
A serial type thermal printer wherein a thermal print head equipped with a head substrate and a heat evolution resistor group provided with a large number of heat evolution resistors in parallel with one side thereof is pressed into contact with platen rubber by interposing there between a thermal transfer ribbon and a transferred sheet or a thermal sheet for printing, comprising setting the thermal print head as it is slanted to the sliding direction of the platen rubber. 例文帳に追加
ヘッド基板上の一側辺部にこれと平行に多数の発熱抵抗体が連設された発熱抵抗体群とを具備して成るサーマルプリントヘッドを熱転写リボン及び被転写紙または感熱紙を介在させてプラテンゴムに圧接して印字を行うサーマルプリンタにおいて、サーマルプリントヘッドがプラテンゴムに対しその摺動万向に斜めに配置されたことを特徴とするシリアル型サーマルプリンター。 - 特許庁
The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus, and an internal register 350 setting timing information for identifying change timing in a signal level of the interface signal which is output from the interface circuit 110.例文帳に追加
データ転送制御装置３０は、シリアルバスを介してホスト側データ転送制御装置１０から受信したパケットを解析するリンクコントローラ１００と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路１１０と、インターフェース回路１１０から出力されるインターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報が設定される内部レジスタ３５０を含む。 - 特許庁
Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data.例文帳に追加
同期信号とＰＬＬ回路３の出力ＶＣＬＫとに同期したリセットパルス１で第１の分周回路８をリセットし、第１の画像処理クロックＰＣＬＫ１を生成する画像処理クロック生成手段１２を備えることで、基本的にシリアルデータから可変分周回路４の分周比Ｎを設定すれば、同一の基準クロックから様々な画像処理クロックＰＣＬＫ１を生成できる。 - 特許庁
| 例文 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
