MULTIPLIED CLOCK SIGNAL OUTPUT CIRCUIT例文帳に追加

逓倍クロック信号出力回路 - 特許庁

CLOCK SIGNAL OUTPUT CIRCUIT例文帳に追加

クロック信号出力回路 - 特許庁

MULTIPHASE OUTPUT CLOCK GENERATION CIRCUIT例文帳に追加

多相出力クロック発生回路 - 特許庁

CLOCK WITH ACOUSTIC OUTPUT FUNCTION例文帳に追加

音響出力機能付時計 - 特許庁

FREQUENCY-MULTIPLIED CLOCK SIGNAL OUTPUT CIRCUIT例文帳に追加

逓倍クロック信号出力回路 - 特許庁

CLOCK SIGNAL OUTPUT DEVICE例文帳に追加

クロック信号出力装置 - 特許庁

CLOCK OUTPUT CONTROL CIRCUIT, DEVICE, CLOCK OUTPUT CONTROL METHOD例文帳に追加

クロック出力制御回路、装置、クロック出力制御方法 - 特許庁

An output clock period is shorter than an input clock period.例文帳に追加

出力クロックの周期は入力クロックの周期よりも短い。 - 特許庁

A clock amplifier 11 amplifies an externally received clock and provides an output of a noninverting clock b.例文帳に追加

クロックアンプ１１は、外部から入力するクロックを増幅し正転クロックｂとして出力する。 - 特許庁

The clock control unit 30 controls a clock speed to be output from the clock generation circuit 26.例文帳に追加

クロック制御部３０は、クロック発生回路２６が出力するクロック速度を制御する。 - 特許庁

Further, a clock divider 25 outputs a missing clock on the basis of an output of the phase controller 18.例文帳に追加

またClock Divider２５は位相制御器１８の出力に基づいて歯抜けのクロックを出力する。 - 特許庁

The clock selection signal is used to select an output of the clock supply means, in response to the clock period.例文帳に追加

クロック選択信号はクロックの周期に応じてクロック供給手段102の出力を切り換える。 - 特許庁

CLOCK SIGNAL OUTPUT CIRCUIT AND OSCILLATION OPERATION METHOD OF THE CLOCK SIGNAL OUTPUT CIRCUIT例文帳に追加

クロック信号出力回路及びクロック信号出力回路の発振動作方法 - 特許庁

The laser driver 4 receives a clock signal output from a clock signal output device 8.例文帳に追加

レーザドライバ４は、クロック信号出力装置８から出力されるクロック信号を受け付ける。 - 特許庁

A clock output source is changed between clock output from the clock input/output terminal 24 of the synchronous type serial communication interface 20 and clock output from the terminal 28 of the general purpose input/output port 22.例文帳に追加

同期式シリアル通信インターフェース２０のクロック入出力端子２４からのクロック出力と、汎用入出力ポート２２の端子２８からのクロック出力との間で、クロック出力元を切り替えるようにした。 - 特許庁

A clock reproducing part generates an output clock signal in response to the first period clock signal and the second period clock signal.例文帳に追加

クロック再生部は、第１周期クロック信号及び第２周期クロック信号に応答して出力クロック信号を発生させる。 - 特許庁

A clock generation section 11 generates and output the clock signal by changing the clock frequency into the selected clock frequency.例文帳に追加

クロック生成部１１は、選択されたクロック周波数に変更してクロック信号を生成出力する。 - 特許庁

A delay circuit 3 outputs a delayed clock formed by delaying the divider output clock by one cycle of the fundamental clock and an inverter 7 outputs a divider output inverted clock by inverting the divider output clock.例文帳に追加

遅延回路３は、分周器出力クロックを、基本クロックの１周期分遅延させた遅延クロックを出力し、インバータ７は分周器出力クロックを反転させた分周器出力反転クロックを出力する。 - 特許庁

An AND gate 140 generates an output clock CLK_O from the second intermediate clock CLK_M2 and the mask signal MASK and outputs the output clock.例文帳に追加

ＡＮＤゲート１４０は、第２の中間クロックＣＬＫ＿Ｍ２とマスク信号ＭＡＳＫとから出力クロックＣＬＫ＿Ｏを生成し、出力する。 - 特許庁

Therefore, the clock signal is stopped after output of both the reset instruction and the clock stop instruction even when the clock stop instruction is output before the reset instruction.例文帳に追加

このため、リセット命令に先行してクロック停止命令が出力された場合にも、両者が出力された後にクロック信号が停止される。 - 特許庁

The clock supply device includes: a clock output unit that switches between clocks having different frequencies and output the clocks; a clock distribution unit that distributes and supplies the clocks from the clock output unit to the plurality of modules; and a clock switching control unit that causes the frequencies of the clocks from the clock output unit to be switched.例文帳に追加

異なる周波数のクロックを切り替えて出力するクロック出力部と、クロック出力部からのクロックを各モジュールに分配して供給するクロック分配部と、クロック出力部からのクロックの周波数を切り替えさせるクロック切替制御部と、を備える。 - 特許庁

CLOCK SIGNAL OUTPUT CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

クロック信号出力回路及び半導体集積回路 - 特許庁

CLOCK DELAY CIRCUIT AND DATA OUTPUT CIRCUIT例文帳に追加

クロック遅延回路、およびデータ出力回路 - 特許庁

VOLTAGE CONTROL APPARATUS AND CLOCK OUTPUT APPARATUS例文帳に追加

電圧制御装置およびクロック出力装置 - 特許庁

To correctly output data in response to a clock signal.例文帳に追加

クロック信号に応答してデータを正確に出力する。 - 特許庁

PLL CLOCK OUTPUT STABILIZING CIRCUIT例文帳に追加

ＰＬＬクロック出力安定化回路 - 特許庁

LIQUID CRYSTAL DISPLAY HORIZONTAL SHIFT CLOCK OUTPUT CIRCUIT例文帳に追加

液晶表示水平シフトクロック出力回路 - 特許庁

DUPLEX OUTPUT DEVICE AND CLOCK STOP DETECTION DEVICE例文帳に追加

二重化出力装置およびクロック停止検知装置 - 特許庁

CIRCUIT GENERATING A LOCAL OUTPUT CLOCK SIGNAL例文帳に追加

局所的な出力クロック信号を生成する回路 - 特許庁

The clock for test is output to a frequency counter.例文帳に追加

試験用クロックを周波数カウンタに出力する。 - 特許庁

To readjust a clock and output data.例文帳に追加

クロックおよび出力データを再調整する。 - 特許庁

To provide a semiconductor device for generating a broadband output clock with high accuracy.例文帳に追加

広帯域の出力クロックを高精度に発生する。 - 特許庁

Each node includes a clock wave input, a clock wave output, and feedback circuits 102, 104, 108, 112, 116 for maintaining an inter-clock wave prescribed phase relation in the clock wave input and the clock wave output.例文帳に追加

各ノート゛は、クロック波入力、クロック波出力、及びそのクロック波入力と出力におけるクロック波間の所定の位相関係を維持するための帰還回路(102,104,108,112,116)を含む。 - 特許庁

Clock connecting circuits 96, 98, 100, connected between each clock wave input (other than this clock wave input) and each clock wave output connects the clock wave from the clock wave output of the first node to the clock wave input of the second node.例文帳に追加

各クロック波入力(前述のクロック波入力は除く)と各クロック波出力との間に接続されたクロック結合回路(96,98,100)が、第1のノードのクロック波出力からのクロック波を第2のノードのクロック波入力に結合する。 - 特許庁

The clock synchronization circuit is provided with: a first clock synchronization circuit to which a clock signal delay-adjusted by the second clock tree cell is supplied; and a second clock synchronization circuit to which the clock signal to be output from the clock tree circuit is supplied at the clock ramification point.例文帳に追加

クロック同期回路は第二のクロックツリーセルで遅延調整されたクロック信号が供給される第一のクロック同期回路とクロック分岐点でクロックツリー回路から出力されるクロック信号が供給される第二のクロック同期回路とを備える。 - 特許庁

Then, the output of the clock multiplexer 116 follows the phase level of the second clock signal.例文帳に追加

その後、クロックマルチプレクサ１１６の出力は第２のクロック信号のフェーズレベルに従う。 - 特許庁

A pixel clock generating circuit of the output circuit 27A generates a pixel clock signal PCLK.例文帳に追加

出力回路２７Ａでは、画素クロック生成回路は画素クロック信号ＰＣＬＫを生成する。 - 特許庁

A resultant correlation output is input to a clock reproducing circuit, and a bit clock is reproduced.例文帳に追加

得られた相関出力をクロック再生回路に入力してビットクロックを再生する。 - 特許庁

From the clock signal generation unit, a clock signal 19 is output that is supplied to the CDM signal transmission unit.例文帳に追加

クロック信号生成部からは、CDM信号送信部に供給するクロック信号19が出力される。 - 特許庁

The frequency of the clock signals output from the clock circuit can be changed.例文帳に追加

ただし、クロック回路から出力されるクロック信号の周波数は変更することが可能である。 - 特許庁

To absorb a frequency error between an input clock and an output clock.例文帳に追加

入力クロックと出力クロックとの間の周波数誤差を吸収すること。 - 特許庁

To suppress variation of duty of an output clock signal when an external clock signal is input.例文帳に追加

外部クロック信号の入力時における出力クロック信号のDutyの変動を抑える。 - 特許庁

A pulse width fixing divider 2 generates a divider output clock from a fundamental clock.例文帳に追加

パルス幅固定分周器２は基本クロックから分周器出力クロックを生成する。 - 特許庁

Its readout clock is set as a frequency in response to an output clock of the TS.例文帳に追加

さらに、その読出クロックは、ＴＳの出力クロックに応じた周波数とする。 - 特許庁