column shifterとは 意味・読み方・使い方

In the exposure system, a mask 30 on which the pattern of an inscribing numeric or symbol is drawn is selected, and exposure is conducted by a mask storage controller 22 and a mask shifter 23 at every column of wafer-discrimination information.例文帳に追加

露光装置は、ウエハ識別情報の各桁毎に、マスク格納コントローラ２２およびマスク移載機２３によって、記入する数字または記号のパターンが描画されたマスク３０を選択して露光を行う。 - 特許庁

In the destuff circuit, after invalid data included in each data signal assigned to a plurality of lanes in a stuff shifter 10 is collected to one side within the same column, then in a data rotator 30, the number of stuffs of the respective data signals of each column is detected, and the data of the respective columns are operated to rotate in one direction, according to the detection results.例文帳に追加

デスタッフ回路は、スタッフ移動部１０において、複数のレーンに割り当てられた各データ信号に含まれる無効データを同じ列内の片側に集めた後に、データ回転部３０において、各データ信号の列ごとのスタッフの個数を検出し、該検出結果に応じて各列のデータを一方向に回転操作する。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁

A shifter circuit 10B saves a defective spare memory cell by controlling a connection relation among a bit line BLN, a spare bit line BLSO and a bit line BLQ according to control signals SB0 to SB3 generated from a low order address FB<1:0> for specifying a bit line BLN1 including a defective spare memory cell SMCB and a spare column enable signal FBE.例文帳に追加

シフタ回路１０Ｂは、不良スペアメモリセルＳＭＣＢを含むビット線ＢＬＮ１を特定する下位アドレスＦＢ＜１：０＞とスペアカラムイネーブル信号ＦＢＥとから生成された制御信号ＳＢ０〜ＳＢ３に応じてビット線ＢＬＮおよびスペアビット線ＢＬＳ０とビット線ＢＬＱとの接続関係を制御することによって、不良スペアメモリセルの救済を行なう。 - 特許庁

In a pixel drive control circuit section for drive controlling each of pixels of a pixel array section 2 via a level shifter circuit 33 to perform pixel signal readout, when pixel thinning signal readout is performed to select pixels in units of rows or columns from the pixel array section 2 and reading the pixel signals, a non-readout pixel row or a non-readout pixel column not to be selected by the thinning readout control is reset.例文帳に追加

画素アレイ部２の各画素をレベルシフタ回路３３を介して駆動制御して画素信号の読み出しを行う画素駆動制御回路部において、画素アレイ部２の行単位または列単位で選択し、画素信号の読み出しを行う間引き読み出し制御を行う場合に、この間引き読み出し制御によって選択されない非読出し画素行または非読出し画素列をリセットする。 - 特許庁