metal insulator semiconductor integrated circuitとは 意味・読み方・使い方

To improve reliability of a semiconductor integrated circuit device which has multiple kinds of MISFETs (metal insulator semiconductor field-effect transistor) which differ in gate insulating film thickness.例文帳に追加

ゲート絶縁膜の厚さが互いに異なるＭＩＳＦＥＴを複数種類有する半導体集積回路装置の信頼性を向上させる。 - 特許庁

The semiconductor integrated circuit device includes an integrated circuit section including a basic unit element (1) configured with MIS (Metal- Insulator-Semiconductor) transistors (TRs) (2, 3) each having a gate including a circuit element (4) comprising a parallel connection of a capacitor (C) and a resistor (R) as an equivalent circuit.例文帳に追加

等価回路として容量（Ｃ）、及び抵抗（Ｒ）が互いに並列接続された回路要素（４）を含むゲートを有したＭＩＳトランジスタ（２、３）を用いて構成された基本ユニット素子（１）を含む集積回路部を具備する。 - 特許庁

To provide a semiconductor integrated circuit such as a memory having an electrode and interconnection decreasing parasitic capacitance between source/drain of a MISFET(metal insulator semiconductor field-effect transistor) and a logic circuit embedded with the memory.例文帳に追加

ＭＩＳＦＥＴのソース／ドレイン間の寄生容量を減少させる電極および配線を有したメモリや、メモリ混載のロジック等の半導体集積回路を提供する。 - 特許庁

To offer an integrated circuit structure comprising a pair of capacitors, which respectively have metal plates separated by an insulator, and a metal-gate semiconductor transistor which is electrically connected to the capacitors.例文帳に追加

絶縁体によって分離された金属プレートをそれぞれ有する一対のコンデンサと、コンデンサと電気的に接続された金属ゲート半導体トランジスタとを含む集積回路構造を提供すること。 - 特許庁

To provide a terminator for the application example of a metal oxide film semiconductor (CMOS-SOI) on a high-speed insulator provided with a triple well in an integrated circuit.例文帳に追加

集積回路に三重ウエルを備える高速の絶縁体上の金属酸化膜半導体（ＣＭＯＳ−ＳＯＩ）の応用例のためのターミネータを提供する。 - 特許庁

In the semiconductor integrated circuit device equipped with a logic circuit including MIS (metal insulator semiconductor) transistors formed on a semiconductor substrate, a substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0 which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0 which is applied to a second conductive MIS transistor.例文帳に追加

半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第１導電型のMISトランジスタに印加する第１基板バイアス電圧Vbp0と第２導電型のMISトランジスタに印加する第２基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁