エミッタホロワの英語

直流出力電圧Ｖoをシフトして上昇した電圧を入力電圧とするエミッタホロワ回路19の出力電圧を、発光素子である発光ダイオード13ａに印加する。例文帳に追加

An output voltage detection circuit 5 applies the output voltage of an emitter-follower circuit 19 in which the voltage shifted from the DC output voltage V0 to be increased is the input voltage to a light-emitting diode 13a which is a lightemitting element. - 特許庁

トランジスタ３、４をエミッタホロワ又はソースホロワとして用いるとともに、トランジスタ３の出力信号を演算増幅器２に入力して負帰還とし、トランジスタ３の出力信号をコンデンサ５に供給する。例文帳に追加

The transistors 3 and 4 are used as an emitter follower or a source follower, and the output signal of the transistor 3 is inputted to the arithmetic amplifier 2 so as to be set as negative feedback, and the output signal of the transistor 3 is supplied to the capacitor 5. - 特許庁

トランジスタ１４ａの出力信号Ｖ１４ａはトランジスタ１５ｄのエミッタホロワに高入力インピーダンスで入力されて低出力インピーダンスで出力され、抵抗１５ａ,１５ｂで減衰されて負帰還信号Ｖ１５が生成される。例文帳に追加

The output signal V14a of the transistor 14a is input to the emitter follower of a transistor 15a at a high input impedance, it is output with a low output impedance, it is attenuated by resistor 15a, 15b, and a negative-feedback signal V15 is generated. - 特許庁

ＦＥＴのゲートバイアス電圧発生回路にトランジスタのエミッタホロワ接続による回路構成を採用してエミッタ抵抗を分割し、分割比を調整して温度係数を可変とし、トランジスタをプッシュプル構成として高速にスイッチングできるよう構成した。例文帳に追加

A circuit configuration based on the emitter follower connection of a transistor is adopted to the gate bias voltage generating circuit of the FET, emitter resistance is divided, a dividing ratio is controlled, the temperature coefficient is made variable and the transistor can be switched at high speed in push-pull configuration. - 特許庁

この容量素子（１０１）の接続により、上記エミッタホロワ回路のベースと上記基準電源との間には、アイソレーションのために比較的大きな抵抗を挿入することができ、それによって、基準電源を構成するトランジスタのベース−エミッタ間の非線形成分の影響を小さくして出力波形の劣化の低減を図る。例文帳に追加

By connection of the capacitive element (101), comparatively large resistance is inserted between the base of the emitter follower circuit and the reference power sources for isolation, and thus, an influence of nonlinear components between the base and the emitter of a transistor constituting the reference power sources is reduced to reduce deterioration in the output waveform. - 特許庁

差動増幅回路の出力段に容量手段Ｃ１とエミッタホロワＱ５を設けて帰還をかける帰還型のピークホールド回路において、ｎｐｎトランジスタＱ１、Ｑ２とｐｎｐトランジスタＰ１、Ｐ２からなる差動増幅回路の帰還側トランジスタＱ２のコレクタをクランプするクランプ回路Ｐ４、Ｑ４を設ける。例文帳に追加

This feedback type peak hold circuit having both a capacity means C1 and an emitter follower Q5 provided in an output stage of a differential amplifier circuit to give feedback is provided with clamp circuits P4, Q4 for clamping a collector of a feedback side transistor Q2 in the differential amplifier circuit comprising npn transistors Q1, Q2 and pnp transistors P1, P2. - 特許庁