エラー検出と訂正の英語

各論理グループは、単一エラー訂正コードを使用してビットエラーを検出し訂正する。例文帳に追加

Each logical group detects and corrects a bit error by using a single error correction code. - 特許庁

ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法例文帳に追加

NETWORK DATA TRANSMISSION ERROR DETECTION/CORRECTION ARCHITECTURE AND METHOD - 特許庁

実施形態によれば、キャッシュコントローラは、エラー検出訂正モジュールと、コントローラとを具備する。例文帳に追加

According to one embodiment, a cash controller includes an error detection correction module and a controller. - 特許庁

読み出し時には、制御部１２は、アドレス信号、書き込みデータ信号２０を出力し、エラー検出訂正コード発生器１３が、エラー検出訂正コード２１を生成し、合成器１４が書き込みデータ信号２０とエラー検出訂正コード２１とを結合し、メモリ１５は、エラー検出訂正コード付きデータを内部に書き込む。例文帳に追加

At the time of reading, a control part 12 outputs an address signal and a write data signal 20, an error detection correction code generator 13 generates an error detection correction code 21, a composer 14 couples the write data signal 20 with the error detection correction code 21, and a memory 15 writes data with error detection correction code in the inner part. - 特許庁

すると、エラー検出手段１ａにより、エラー訂正符号付きの通信を指示するエラー訂正起動フレーム５がデータ送受信装置２に対して送信される。例文帳に追加

An error correction starting frame 5, which instructs communication with an error correction code, is transmitted to a data transceiver 2 by the error-detecting means 1a. - 特許庁

エラー訂正器が、第１データセットに含まれたエラーを修正する間に、エラー検出器は、第２バッファに含まれた第２データセットに含まれたエラーを検出する。例文帳に追加

While the error corrector corrects errors included in the first data set, the error detector detects errors included in the second data set in the second buffer. - 特許庁

識別データによってエラーを検出した場合、そのエラー検出結果を利用して消失訂正、混合訂正、訂正しないを切り替え、パリティを有効に使用して復号処理を行うことを可能とする。例文帳に追加

To enable decoding processing by switching between quenching correction, mixture correction, and non-correction by using an error detection result when the error is detected by identification data, and by using the parity effectively. - 特許庁

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。例文帳に追加

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit. - 特許庁