ゲート発生器の英語

光−光ゲート装置１６は、光分波器１２からのＲＺ光パルス信号をゲート制御パルス光として、光クロックパルス発生装置１４からの光クロックをゲートする。例文帳に追加

The gate device 16 gates the optical clock from the clock pulse generator 14 by using the RZ optical pulse signal from the demultiplexer 12 as gate control pulse light. - 特許庁

温度補償ユニット５０はゲート駆動ユニット４４及びクロック発生器４６に電気接続され、温度変化に基づいてクロック発生器４６の出力を調整して、ゲート駆動ユニット４４の駆動信号を補償する。例文帳に追加

The temperature compensation unit 50 is electrically connected to the gate driving unit 44 and the clock generator 46 and controls the output of the clock generator 46 based on temperature changes to compensate for the driving signals of the gate driving unit 44. - 特許庁

ゲートパルス発生器３３は、パルス性ノイズＳ７を閾値Ｓ９と比較し、パルス性ノイズＳ７の波形が閾値Ｓ９を超えるときにゲートパルスＳ１０を発生させる。例文帳に追加

A gate pulse generator 33 compares the pulsive noise S7 with the threshold S9 and generates a gate pulse S10 when the level of the waveform of the pulsive noise S7 exceeds the threshold S9. - 特許庁

低電圧発生回路２２は、パルス発生器２９からのパルス幅で定まる時間だけ電圧駆動型電力用半導体素子２のゲートに印加されるゲート信号をオンレベルよりも低い所定の電圧に維持する。例文帳に追加

A low-voltage generating circuit 22 keeps the gate signal, applied to the gate of the voltage- driven power semiconductor device 2, at a prescribed voltage lower than an ON-level for a time determined by the width of the pulse generated by the pulse generator 29. - 特許庁

排他的オア・ゲート１０は、試験信号発生器からのデジタル・データ信号Ｄと、エラー信号発生器からのエラー信号Ｅとを組み合わせて、エラーがポアソン分布の試験信号Ｔを発生する。例文帳に追加

An exclusive OR-gate 10 combines digital data signals D from the test signal generator and error signals from the error signal generator to generate test signals T having poisson's distribution errors. - 特許庁

この乱数発生装置のリング発振器１２では、ＥＸ−ＯＲゲート２１および４個のインバータ２２がループを形成する。例文帳に追加

A loop is formed of an EX-OR gate 21 and four inverters 22 in a ring oscillator 12 of this random number generator. - 特許庁

本発明の液晶表示装置は液晶パネルと、ゲート駆動ユニット４４と、クロック発生器４６と、温度補償ユニット５０とを含む。例文帳に追加

The liquid crystal display device includes a liquid crystal panel, a gate driving unit 44, a clock generator 46, and a temperature compensation unit 50. - 特許庁

ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジャンクション温度を安定化させ、ジッタ値を減少させる。例文帳に追加

To reduce jitter level by stabilizing the junction temperature of a timing generator comprising a CMOS gate array. - 特許庁