ブロックリーの英語

ピン留め

追加できません

(登録数上限)

単語を追加

英訳・英語 Blockley、Blockley

Weblio英和対訳辞書での「ブロックリー」の英訳

ブロックリー

Blockley

ブロックリー

Blockley

ブロックリー (英: Blockley) は、イングランドのグロスターシャーにあるヴィレッジ、行政教区。

Weblio英和対訳辞書はプログラムで機械的に意味や英語表現を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。

出典元索引ランキング

「ブロックリー」を含む例文一覧

該当件数 : 7件

例文

リーダブロック、リールハブ及びこれらを用いたリール例文帳に追加

LEADER BLOCK, REEL HUB, AND REEL USING THE SAME - 特許庁

次に工程ブロックを選択し（Ｓ５）、その工程ブロックリードタイムを取得し（Ｓ７）、要求タクトタイムまたは工程ブロックリードタイムの少なくともいずれかを、歩留まりと可動率で補正する（Ｓ９）。例文帳に追加

A process block is selected (S5), a lead time of the process block is obtained (S7), at least one of the required tact time and the lead time of the process block is calibrated with a yield rate and an operating rate. - 特許庁

上位配置テンプレートに対応するように、各バンクリーフセル及びデータ入出力ブロックリーフセルを回転し、これらを所定の配列で配置する（ステップＳＴ３）。例文帳に追加

Each bank leaf cell and data I/O block leaf cell are rotated, in correspondence with upper placement temperature and are placed in a prescribed arrangement (step ST3). - 特許庁

第２の下位配置テンプレートを用いて制御回路リーフセル及び入出力回路リーフセルをＹ個連続して配置してデータ入出力ブロックリーフセルを生成する（ステップＳＴ２）。例文帳に追加

A data I/O block leaf cell is generated continuously by placing Y control circuit leaf cells and I/O circuit leaf cells, using a second lower placement template (step ST2). - 特許庁

ヒット率が所定値より低い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定を待たず、ＡＳＩＣ１２へブロックリード命令を発行する。例文帳に追加

When the hit ratio is lower than the prescribed value, the external cache controller 4 executes the block read instruction to ASIC 12 without waiting for the determination of a cache hit or a miss. - 特許庁

補正後の要求タクトタイムで工程ブロックリードタイムを除してステーション数を算出し（Ｓ１１）、ステーションを単位ユニットとして、工程ブロック内の作業を作業手順に従って配列し工程ブロックマップを作成する（Ｓ１３）。例文帳に追加

The number of stations is calculated by dividing the lead time of the process block by the calibrated required tact time (S11), and a process block map is created by arranging works in the process block according to a work procedure where a station is a module unit (S13). - 特許庁

例文

外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。例文帳に追加

When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17. - 特許庁