プリフェッチ方式の英語

Ｎビットプリフェッチ方式及び２Ｎバースト長を支援できる半導体メモリ装置を提供する。例文帳に追加

To provide a semiconductor memory device which can support an N bit prefetch scheme and a 2N burst length. - 特許庁

２ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用した高速データ出力可能なDDR SDRAMを提供する。例文帳に追加

To provide a DDR SRAM which applies both systems of a two bits pre-fetch system and a wave pipeline system and can output data at high speed. - 特許庁

改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法例文帳に追加

FOUR BIT PREFETCH TYPE FCRAM HAVING IMPROVED CONTROL CIRCUIT FOR RECORDING DATA AND DATA MASKING METHOD FOR THE SAME - 特許庁

セットアソシアティブ方式のキャッシュ記憶装置において、プリフェッチ命令によるキャッシュ汚染を減少させる。例文帳に追加

To reduce cache contaminations by prefetch instructions in a set associative type cache storage device. - 特許庁

デバイス依存性、ドライアバソフトウェア依存性の無いプリフェッチ方法を擁する低遅延データ転送方式を提供する。例文帳に追加

To provide a low delay data transfer system having a prefetch method not having device dependency and driver software dependency. - 特許庁

Ｎ（Ｎは２以上の自然数）ビットプリフェッチ方式を使用する半導体メモリ装置は、直列／並列変換器、並列／直列変換器及びカラムデコーダを具備する。例文帳に追加

A semiconductor memory device using a N (N: natural number ≥2) bit prefetch scheme is provided with a serial/parallel converter, parallel/ serial converter, and a column decoder. - 特許庁

複雑な回路の構成なしに書き込みを願わないデータをマスキングできる改善されたデータ書き込み制御回路を有するプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法を提供する。例文帳に追加

To provide a prefetch type FCRAM having an improved data writing control circuit for masking data which does not require recording without a complicated circuit structure, and provide a data masking method for the same. - 特許庁