ライン電圧選択スイッチの英語

列選択回路は各グループのビットラインのうち、１つを選択し、電圧スイッチ回路は高電圧ポンプ回路からのプログラム電圧及び外部電圧パッドからの外部電圧のうち、１つを選択する。例文帳に追加

The column selecting circuit selects one out of bit lines of each group, the voltage switch circuit selects one out of program voltage form a high voltage pump circuit and external voltage from an external voltage pad. - 特許庁

本発明よる半導体メモリ装置は、選択信号発生回路、ワードライン電圧発生回路及びスイッチ回路を含む。例文帳に追加

This semiconductor memory comprises a selection signal generating circuit, a word line voltage generating circuit, and a switch circuit. - 特許庁

本発明による半導体メモリ装置は、選択信号発生回路、ワードライン電圧発生回路及びスイッチ回路を含む。例文帳に追加

The semiconductor memory device includes a selection signal generation circuit 220, a word line voltage generation circuit 240, and a switch circuit 260. - 特許庁

ワードライン電圧発生回路は、ワードライン電圧のうちの活性化された選択信号に対応するワードライン電圧を発生し、スイッチ回路は、外部命令信号に応じてワード電圧発生回路から出力されるワードライン電圧を、外部ピンに連結するパッドに伝達する。例文帳に追加

The word line voltage generation circuit generates word line voltage corresponding to the activated selection signal among the word line voltage, the switch circuit transfers word line voltage output from the word line voltage generation circuit to a pad connected to the external pin in accordance with the external command signal. - 特許庁

不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。例文帳に追加

The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9. - 特許庁

各セル選択用スイッチＳ1〜Ｓn+1及び測定電圧出力用スイッチＡ1〜Ａ4を時分割的に開閉制御してフライングキャパシタ方式を利用することにより、各単位セルの電圧が電圧保持用コンデンサＣを介して順次測定される。例文帳に追加

When respective cell selecting switches S_1-S_n+1 and measurement voltage outputting switches A_1-A_4 are controlled by time division to be opened/ closed and a flying capacitor method is used, a voltage of each cell is sequentially measured via a voltage maintaining capacitor C. - 特許庁

フラッシュメモリ装置のワードラインイネーブル方法は、選択されたワードラインに対応する信号ラインをワードライン電圧で駆動する段階と、そしてプログラム実行区間の間に前記選択されたワードラインと前記信号ラインとの間に連結されたスイッチトランジスタのゲート電圧を段階的に増加させる段階とを含む。例文帳に追加

The word line enable method of the flash memory device includes the step of driving a signal line corresponding to a selected word line with a work line voltage, and the step of stepwise increasing a gate voltage of a switch transistor connected between the selected word line and the signal line during a program execution period. - 特許庁