二多路の英語

多数の二次電池の温度上昇を簡単な回路で正確に、しかも速やかに検出する。例文帳に追加

To correctly quickly detect the temperature rise in multiple secondary batteries using a simple circuit. - 特許庁

第一の組み合せ回路部と、第一の組み合わせ回路部に接続される第一の遅延回路部と、第二の組み合わせ回路部と、第一の組み合わせ回路部、第二の組み合わせ回路部、及び、第一の遅延回路部のそれぞれに接続される多数決回路部とを有する半導体集積回路とする。例文帳に追加

The semiconductor integrated circuit has a first combination circuit; a first delay circuit connected to the first combination circuit; a second combination circuit; and a majority circuit connected to the first combination circuit, the second combination circuit and the first delay circuit. - 特許庁

本発明は、生成多項式f=x^m+x^m-1+...+x+1を有する有限体上の二次多項式求根回路において、多段のゲート回路Ｇ_1〜Ｇ_12の所定段間、例えば２段置き毎にフリップフロップ回路Ｆ_1〜Ｆ_4を配置して構成される。例文帳に追加

This circuit on a finite body having a generation polynomial f=xn+xn-1+...+x+1 is constituted by arranging flip-flop circuits F1-F4 at every specific stages, for example every two stages of multistage gate circuits G1-G12. - 特許庁

第一の組み合せ回路部と、前記第一の組み合わせ回路部に接続される第一のラッチ回路部及び第二のラッチ回路部と、第二の組み合わせ回路部と、前記第一の組み合わせ回路部に接続される第三のラッチ回路部と、前記第一のラッチ回路部、前記第二のラッチ回路部、及び、前記第三のラッチ回路部に接続される多数決回路部と、を有する半導体集積回路とする。例文帳に追加

The semiconductor integrated circuit comprises a first combination circuit part; a first latching circuit part and a second latching circuit part to be connected to the first combination circuit part; a second combination circuit; a third latching circuit part connected to the first combination circuit part; and a majority circuit part which is to be connected to the first latching circuit part, the second latching circuit part and the third latching circuit part. - 特許庁

多種動作電圧を有する第一の回路204と第二の回路206とを絶縁する半導体構造は、半導体基板208上の第一の回路204と第二の回路206を囲む第一の絶縁リング210を有する。例文帳に追加

A semiconductor structure that insulates a first circuit 204 having various operating voltages from a second circuit 206 having the various operating voltages has a first insulating ring 210 enclosing the circuit 204 and the circuit 206 on a semiconductor substrate 208. - 特許庁

警報多重信号の分離・多重回路の削除、及び、多重単位毎に有していた二次警報マスク回路数を削減し、ハードウェア規模を削減する。例文帳に追加

To reduce the scale of hardware of the warning mask circuit by decreasing the number of demultiplexer/multiplexer circuits for a warning multiplex signal and the number of secondary warning mask circuits having been provided in the unit of multiplicity. - 特許庁

二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路例文帳に追加

GATE CIRCUIT USING DOUBLE INSULATED GATE FIELD EFFECT TRANSISTOR, SRAM CELL CIRCUIT, MULTI-INPUT CMOS GATE CIRCUIT, CMOS-SRAM CELL CIRCUIT AND INTEGRATED CIRCUIT - 特許庁

移動端末が半二重多対多の同報通信中に、異なるゲートウェイによって管理される基地局間をハンドオフする際に、配信経路の切り替え時間を短くし、また、配信経路の切り替え発生を最小限に抑える。例文帳に追加

To shorten a switching time of distribution paths and to minimize the occurrences of switching the distribution paths when performing hand-off between base stations managed by different gateways while a mobile terminal performs half-duplex many-to-many multi-address communication. - 特許庁