位相進み回路の英語

キャンドモータの回転方向に応じた対の検出コイル33，34の誘起電圧の位相の進みおよび遅れを位相差判別回路40で判別する。例文帳に追加

A phase difference judging circuit 40 judges the lead and lag of the phases of induced voltages of the paired detection coils 33 and 34 geared to the rotational direction of the canned motor. - 特許庁

セレクタ１１がデータストローブ信号ＤＱＳを選択している間、セレクタ１１と、レプリカ回路５７及び位相比較回路５８は、位相進み遅れ信号生成回路として動作し、タイミングずれを表す位相進み遅れ信号を外部出力端子１２へ出力する。例文帳に追加

While the selector 11 selects the data strobe signal DQS, the selector 11, a replica circuit 57, and the phase comparator 58 are operated as a phase lead-lag signal generating circuit, and output a phase lead-lag signal indicating slippage of timing to an external output terminal 12. - 特許庁

遅延制御回路および可変遅延回路が余分に動作することが防止されるため、１回の位相調整における制御クロック信号の位相の進み量または遅れ量は、可変遅延回路が調整可能な最小単位になる。例文帳に追加

The delay control circuit and variable delay circuit are prevented from operating unnecessarily, so the leading or lagging quantity of the phase of the control clock signal in single phase adjustment becomes a minimum unit that the variable delay circuit can adjust. - 特許庁

また、駆動装置は、位置検出信号を遅延回路により遅延させることによって、進み位相角を３０度以内の進み位相角に調整することができる。例文帳に追加

Also, the driving device is capable of adjusting the leading phase angle to that within 30 degrees by delaying the position detection signals by a delay circuit. - 特許庁

フィルタ部１のロジック回路１３は、進み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT から位相進み信号PF及び位相遅れ信号PDを生成する。例文帳に追加

A logic circuit 13 of a filter section 1 generates a phase forward signal PF and a phase delay signal PD from a lead signal/FU, a lag signal/PV and an output signal OUT of a VCO 2. - 特許庁

記憶手段２は、位相比較回路１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号ＰＤを生成する。例文帳に追加

The means 2 stores phase difference signals UP and DN outputted by a phase comparator circuit 11 and generates a control signal PD whose level is inverted in accordance with the change of phase delay or advance. - 特許庁

デジタル補償回路２０１は、電圧制御型発振器１０４の発振ノードに、位相進みに対して負荷を印加し、位相遅れに対して負荷を減らし、最適な位相余裕が確保できるように動的に利得を制御する。例文帳に追加

The digital compensation circuit 201 dynamically controls the gain so as to secure the optimum phase margin, by applying a load to the oscillation node of the voltage controlled oscillator 104 with respect to a phase lead and decreasing the load with respect to a phase delay. - 特許庁

クロック分配回路（２００）は、出力クロック信号の位相進みを出力する第１位相検波器（２０４）と、返信クロック信号の位相遅れを出力する第２位相検波器（２０６）と、前記第１位相検波器及び前記第２位相検波器の出力の平均値に基づいて、送信線路上に前記出力クロック信号を伝播させる回路（２０８，２１０，２１２）と、を有する。例文帳に追加

This clock distribution circuit 200 has: a first phase detector 204 for outputting a phase lead of an output clock signal; a second phase detector 206 for outputting a phase lag of a returned clock signal; and circuits 208, 210 and 212 for propagating the output clock signals to a transmission line based on the average of outputs of the first phase detector and the second phase detector. - 特許庁