分割の最適化の英語

各ＬＥＤランプに対して点灯制御データを送出するシフトレジスタと時分割駆動を実現するためのシフトレジスタの間で信号線の共用化を計り、かつ、３原色ＬＥＤランプ間での時分割点灯制御の最適化を計ることにより点灯効率の最適化を実現した。例文帳に追加

The lighting efficiency is optimized by sharing signal lines between a shift register for sending out lighting control data to each LED lamp and a shift register for realizing time division drive, and by optimizing time division lighting control among three primary color LED lamps. - 特許庁

基地局のセットを含むマルチセル直交周波数分割多元接続ネットワークの性能を最適化する方法例文帳に追加

METHOD FOR OPTIMIZING PERFORMANCE IN MULTI-CELL ORTHOGONAL FREQUENCY-DIVISION MULTIPLE ACCESS NETWORKS INCLUDING SET OF BASE STATIONS - 特許庁

そして、このようにして最適化された言語モデル１３２を用いて、文の最尤単語分割を実行する。例文帳に追加

Using the language model 132 optimized in such a manner, split of a most likelihood word of the sentence is performed. - 特許庁

前描画データＧから変化あるタイル分割部分だけ抽出し且つ最適圧縮して画質を維持しつつ最小限の転送データ量とする。例文帳に追加

Only a changed tile division portion is extracted from the drawing data G and is compressed optimally, thus minimizing the amount of data transfer while maintaining image quality. - 特許庁

初期化コードが分割された分割型プログラム１５０は、それぞれエントリ・ポイント１、２、３を有する第１の初期化コード１５３と最適化コード１５７と第２の初期化コード１５９を含む。例文帳に追加

A division type program 150 in which an initialization code is divided includes a first initialization code 153, an optimization code 157 and a second initialization code 159, and each of them has an entry point 1, 2 or 3. - 特許庁

内部モデル分割部１３cは合成された内部モデルを最適化し、最適化された内部モデルを検索命令文へと変換するための内部モデル１０８と個々の情報源の検索結果を統合するための内部モデル１１２とに分割する。例文帳に追加

An internal model dividing part 13c is divided into: an internal model 108 for optimizing the synthesized internal models and converting the optimized internal models into retrieval instruction sentences; and an internal model 112 for integrating retrieval results of individual information sources. - 特許庁

この結果、発生情報量を最小化する最適化領域分割符号化において、符号化速度に応じた領域分割を行うことができるようになる。例文帳に追加

As a result, in the optimizing region dividing encoding for minimizing the generated information amount, region dividing in response to the rate can be conducted. - 特許庁

チップレベルの複数のブロックが接続され構成された大規模ＬＳＩを、タイミング制約に左右されず階層分割し、接続関係のあるブロック同士で遅延最適化の状況を分析し、遅延最適化処理を行う。例文帳に追加

A large-seals LSI composed of blocks which are of chip level and connected together is divided into hierarchies independent of timing limitations, the state of delay optimization is analyzed among the blocks which are connected together, and delay optimization processing is carried out. - 特許庁