素子伝搬遅延時間の英語

回路素子の伝搬遅延時間を削減し、高速動作が可能なＦＦ回路を提供する。例文帳に追加

To provide an FF (flip-flop) circuit capable of performing a high-speed operation by reducing a propagation delay time of a circuit element. - 特許庁

ディレイ解析ツール２２は、特定した素子の入力信号パスの伝搬遅延時間を求め、２つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。例文帳に追加

A delay analyzing tool 22 finds the propagation delay time of the input signal path of the specified element and calculates the difference in propagation delay time between corresponding paths of the circuits shown by the two circuit diagrams. - 特許庁

また、可制御性テストポイント１２０は、故障生成部１２１から遅延故障に関する信号を伝搬するタイミングを、入力端子１０１から可制御性テストポイント１２０の接続地点までの前段の論理パスの伝搬時間分遅延させる遅延素子１２３を備えている。例文帳に追加

Furthermore, the controllable test point 120 includes a delay element 123 for delaying, by the duration of propagation from the input terminal 101 to a node of the controllable test point 120 in the previous logical path, a timing at which to propagate a delay-failure-related signal from a failure generating section 121. - 特許庁

前記導波路素子で構成される時間変調素子は、前記金属微粒子２のサイズに依存してプラズモンの伝搬速度が異なることを利用し、該プラズモンの各周波数成分に時間遅延を与える。例文帳に追加

The time modulating element composed of the waveguide element imparts a time delay to respective frequency components of the plasmons by making good use of differences in propagation speed among the plasmons depending upon sizes of the metal particulates 2. - 特許庁

たとえば、制御信号により遅延時間を２段階に切り換えることができる複数の遅延素子１１_1 〜１１_n ，１３_1 〜１３_n を縦続に接続した二組の遅延回路１１，１３内に、基準信号Ｆin１とその反転信号Ｆin２とを伝搬させる。例文帳に追加

A reference signal Fin1 and its inverted signal Fin2, for example, are propagated in two delay circuits 11 and 13 where plural delay elements 111 to 11n and 131 to 13n which can switch delay time to two stage by a control signal are cascaded. - 特許庁

各遅延素子に遅延制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，…，Ｓ２ｎ−１，Ｓ２ｎが入力され、これの遅延制御信号に応じて遅延回路における信号の折り返し地点が設定され、信号の伝搬経路が制御され、入力信号Ｓ_ＩＮに対する出力信号Ｓ_ＯＵＴの遅延時間が制御される。例文帳に追加

Delay control signals S1, S2, S3, S4,... (S2n-1) and S2n are inputted to the respective delay elements, the return point of the signals in the delay circuit is set corresponding to the delay control signals, the propagation path of the signals is controlled, and the delay time of output signals S_OUT to input signals S_IN is controlled. - 特許庁

可観測性テストポイント１１０は、論理パス１３０から伝搬された遅延故障に関する信号を故障検出部１１１に検出するタイミングを、可観測テストポイント１１０の接続地点から出力端子１０５までの後段の論理パス１３０の伝搬時間分遅延させる遅延素子１１２を備えている。例文帳に追加

The observable test point 110 includes a delay element 112 for delaying, by the duration of propagation from a node of the observable test point 110 to the output terminal 105 in the subsequent logical path 130, a timing at which a failure detecting section 111 detects a delay-failure-related signal propagated from the logical path 130. - 特許庁