表面実装用封止材の英語

第２の工程は、弾性表面波素子２０を挟んで実装用集合基板４０と対向するように封止用基板５０を配置し、弾性表面波素子２０の周囲において実装用集合基板４０と封止用基板５０の間に封止材５１を配置して弾性表面波素子２０を封止する。例文帳に追加

The method further comprises a second step of disposing a sealing substrate 50 for counterposing the substrate 40 via the elements 20, and disposing a sealing material 51 between the substrate 40 and the substrate 50 around the elements 20 to seal the elements 20. - 特許庁

第３の工程は、実装用集合基板４０、封止用基板５０、封止材５１を、隣接する弾性表面波素子２０の間において切断して、複数の弾性表面波装置を形成する。例文帳に追加

The method also comprises a third step of cutting the substrate 40, the substrate 50 and the material 51 between the adjacent elements 20, and forming a plurality of the surface acoustic wave devices. - 特許庁

薄型の表面実装型パッケージにおいてもチップシフトが少なく、耐リフロークラック性及び耐ボイド性に優れた封止用エポキシ樹脂成形材料、並びにこれにより封止した素子を備えた電子部品装置を提供する。例文帳に追加

To provide an epoxy resin forming material for sealing that has excellent reflow crack resistance and void properties with reduced chip shift even in the thin surface-mounting type package and provide electronic part device equipped with elements sealed with the same. - 特許庁

表面粗さが大きい周縁部２ａと、表面粗さが小さい中央部２ｂの、少なくとも二つの表面粗さの異なる領域を持つ電極を有した半導体実装基板を用いることにより、表面粗さが小さい中央部２ｂ上には微細なバンプを高精度で形成できると共に、表面粗さが大きい周縁部２ａと封止材料の強固な接着を得ることが可能となる。例文帳に追加

The semiconductor packaging substrate includes an electrode having at least two regions having different surface roughness such as a peripheral part 2a with larger surface roughness and a central part 2b with smaller surface roughness, which allows fine bumps to be formed with high accuracy on the central part 2b with smaller surface roughness and obtains strong adhesiveness between the periphery part 2a with large surface roughness and a seal material. - 特許庁

フリップチップ実装の持つ低実装面積かつ低背位である特徴を損なうことなく、且つ高価な高気密性封止用金属材料を使用せずに、外来雑音を効率良く遮断可能な構造を有する弾性表面波装置を提供すること。例文帳に追加

To provide a surface acoustic wave device which has a structure that efficiently cuts off external noise without damaging the characteristics of flip-chip mounting that a mounting area is small and height is short and also without using expensive metallic material for high airtightness sealing. - 特許庁

封止材等との接着性が良好であり、電気特性及び放熱性の低下を抑制することができ、低温処理可能であって、生産性に優れ、キズやコスレなどの痕が付きにくい、半導体実装用導電基材の表面処理方法を提供することを目的とする。例文帳に追加

To provide a surface treatment method of a semiconductor-mounting conductive base material excelling in adhesiveness to a sealing material or the like, capable of suppressing degradation of an electric characteristic and heat radiation capability, allowing low-temperature treatment, and hardly damaged such as a blemish or scrape. - 特許庁

封止材等との接着性が良好であり、電気特性及び放熱性の低下を抑制することができ、低温処理可能であって、生産性に優れ、キズやコスレなどの痕が付きにくい、半導体実装用導電基材の表面処理方法を提供する。例文帳に追加

To provide a surface treatment method of a conductive base material for packaging a semiconductor which allows for good adhesion to a sealing material or the like, minimization of degradation in electrical characteristics and heat dissipation, low temperature processing, excellent productivity, and reduction of marks such as scratches or rubbing. - 特許庁