2進加算の英語

2ビット2進加算器は2ヶの2ビット数を取ってそれらを足し合わせ、3ビットの結果を得る。例文帳に追加

A two-bit binary adder takes two 2-bit numbers and adds them together to get a 3-bit result.発音を聞く  - コンピューター用語辞典

分周回路１は、Ｍ（自然数）進数の加算器２とレジスタ３を有し、加算器２は基準クロック毎にＹ入力端に入力される一定値Ｎ（自然数）とレジスタ３からのＸ入力端に入力される値を加算し、レジスタ３は加算器２で得られた加算値をラッチして、その値を加算器２に出力する。例文帳に追加

The frequency dividing circuit has an M (natural number)-ary adder 2 and a register 3, the adder 2 adds a constant value N (natural number) inputted to a Y input terminal by reference clocks and a value inputted from the register 3 to an X input terminal and the register 3 latches the addition value obtained by the adder 2 and outputs the value to the adder 2. - 特許庁

また、前演算結果を入力とする前記１０進４倍数生成回路１６の出力を反転したデータを前記１０進加算器のもうひとつの入力に入力し、１０進加算器１３のキャリ入力には常に１を入力することで１０進４倍数の２の補数を生成する。例文帳に追加

Further, data generated by inverting the output of the decimal 4-multiple generating circuit 16 inputting the arithmetic result are inputted to the other input of the decimal adder and 1 is always inputted to the carry input of the decimal adder 13 to generate a complement of 2 to the decimal 4-multiple. - 特許庁

このブロックは、表と2進加算 (1=integer,2=string,128=not null,129=integer かつ not null) によるフィールドの型、または各表のキーの一覧を示しています。例文帳に追加

The blocks indicate either tables and the type of field with binary addition (1=integer,2=string,128=not null, so 129=integer and not null), or a list of keys for each table.発音を聞く  - PEAR

ウィンドウサイズが２である、反復的二進法の左から右への「倍加および加算」タイプアルゴリズムを用いる、データアイテムＰの倍数ｋを計算する、データ処理方法が提供される。例文帳に追加

A data processing method to calculate the multiple k of a data item P which uses a left-to-right "double and addition" type algorithm of a repetitive binary notation with a window size of 2 is provided. - 特許庁

その直進維持条件を充足する時の操舵用アクチュエータ２の制御指令値は、充足しない時の制御指令値に、その目標舵角に応じて演算された追加制御指令値が加算された値とされている。例文帳に追加

A control command value for the steering actuator 2 with the straight moving keeping conditions being satisfied is such that an additional control command value computed corresponding to the target steering angle thereof is added to a control command value with the conditions being not satisfied. - 特許庁

また、フレームデータ受信部２では、フレームデータをある桁の２進数データに分割して加算し、その値に基づいて、フレーム毎のデータ誤りを検出して、その誤りの検出により、あらかじめ任意に設定した１又は複数の条件を満たすと、サムチェックエラー信号を発信して伝送路インターフェースを切り替える。例文帳に追加

At a frame data reception part 2, frame data are divided into binary data of certain digits and added, a data error is detected for each frame based on that value and when one or plural conditions previously arbitrarily set are satisfied by the detection of that error, a sum check error signal is transmitted and a transmission line interface is switched. - 特許庁