2 esd.とは 意味・読み方・使い方

The diodes ESD 1 and ESD 2 discharge static electricity generated in the current supply line and the data line to the logic power supply wiring to reduce the electrostatic breakdown of a driving TFT 23 and switching TFT 22 included in the unit circuit 20.例文帳に追加

ダイオードＥＳＤ１及びＥＳＤ２は、電流供給線及びデータ線で発生した静電気をロジック電源配線に放出し、単位回路２０に含まれる駆動ＴＦＴ２３及びスイッチング用ＴＦＴ２２が静電破壊されることを低減する。 - 特許庁

Before a chip incorporated with the ESD protection circuit is mounted, both the electrical source line 1 (L1) and that 2 (L3) get switched off.例文帳に追加

ＥＳＤ保護回路が組み込まれたチップがマウントされる前には、電源ライン１（Ｌ１）および電源ライン２（Ｌ３）とも電圧が投入されていない状態になる。 - 特許庁

Also, an ESD protective circuit 14 is connected with a connection point between the high withstand voltage n-channel MOS transistor 6 and the n-channel MOS transistor 2 via a diode 11.例文帳に追加

また、高耐圧ＮチャネルＭＯＳトランジスタ６とＮチャネルＭＯＳトランジスタ２の接続点にダイオード１１を経由してＥＳＤ保護回路１４を接続する。 - 特許庁

When (+) ESD is applied on the terminal PVo, the current source 3, capacitor C1, and 2-input NAND circuit 4 turn on the output transistor MDT1 by changing the signal level of a node N3 on the output side of the 2-input NAND circuit 4 to "High" and release the ESD electric charges to the side of a low-potential-side power source Vss.例文帳に追加

電流源３、コンデンサＣ１、及び２入力ＮＡＮＤ回路４は、端子ＰＶｏに（＋）ＥＳＤが印加されたとき、２入力ＮＡＮＤ回路４の出力側のノードＮ３の信号レベルを“Ｈｉｇｈ”レベルにして、出力トランジスタＭＤＴ１をオンさせてＥＳＤの電荷を低電位側電源Ｖｓｓ側に逃がす。 - 特許庁

Consequently, the breakdown voltage of the electrostatic discharge protective circuit 2 drops, so that the input circuit 3, the internal circuit 4, and the electrostatic protective circuit 2 can properly be protected during the ESD.例文帳に追加

これにより、静電放電保護回路２のブレークダウン電圧が低下するため、ＥＳＤ発生の際に入力回路３、内部回路４及び静電保護回路２を適切に保護することが可能となる。 - 特許庁

An X side protective circuit 11a is equipped with a diode ESD 1 electrically connected to logic power supply wiring 16 and 17 formed in the middle of an electric current supply line 25, and a diode ESD 2 electrically connected to logic power supply wiring 16 and 17 formed in the middle of a data line 26.例文帳に追加

Ｘ側保護回路１１ａは、電流供給線２５の途中に設けられロジック電源配線１６及び１７に電気的に接続されたダイオードＥＳＤ１、データ線２６の途中に設けられロジック電源配線１６及び１７に電気的に接続されたダイオードＥＳＤ２を備える。 - 特許庁

In the ESD protection element 4, a frame-like p well block region 11 in which the p well 2 is not formed is provided between a transistor formation region 8 and a guard ring 12.例文帳に追加

ＥＳＤ保護素子４においては、トランジスタ形成領域８とガードリング１２との間に、Ｐウエル２を形成しない枠状のＰウエルブロック領域１１を設ける。 - 特許庁

One-chip amplification IC element is achieved by connecting a resistor or an inductor for ESD protection, and a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) whose 2 terminals out of 3 terminals are diode-connected, to an amplification element.例文帳に追加

増幅素子にＥＳＤ保護用の抵抗またはインダクタと、３端子のうち２端子をダイオード接続したＭＯＳＦＥＴを接続し、１チップ化した増幅集積回路素子を実現する。 - 特許庁