IP coresとは 意味・読み方・使い方

METHOD FOR COMMUNICATION BETWEEN IP CORES, AND INTEGRATED CIRCUIT USING THE SAME例文帳に追加

ＩＰコア間の通信方法及びそれを使用する集積回路 - 特許庁

AWT's standard products include IP Cores, ASICs, and board level products in the fields of demodulation, forward error correction, and encryption decryption.発音を聞く 例文帳に追加

AWTの代表的な製品としては、変調復元、フォワードエラー訂正や暗号の複合などの分野における IP Core、 ASICs, 基板レベルの製品などがある。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The system for communication between IP cores uses a self-contained architecture built in IP cores 11 comprising ultrahigh integrated circuit blocks and uses simple format message communication to thereby facilitate standardization of an on-chip bus 16, dispense with a bus arbitration mechanism between the IP cores 11 and implement easy use.例文帳に追加

本発明は、超高集積回路ブロックで成るＩＰコア１１に自立性を持たせたアーキテクチャを組み込み、簡素なフォーマットのメッセージ通信によってオンチップバス１６の標準化を容易にし、ＩＰコア１１間のバス調停機構も不要で、使用を容易にするＩＰコア間の通信方式を特徴とする。 - 特許庁

In the case of testing the connection between the IP cores 32 and 33, test signals are supplied for the IP core 32 via the selector 40, and signals of a normal signal input terminal of the IP core 33 are transferred to the signal checker 45.例文帳に追加

ＩＰコア３２、３３間の接続試験を行う場合には、試験信号をセレクタ４０を介してＩＰコア３２に供給し、ＩＰコア３３の通常信号入力端子の信号を信号チェック器４５に転送する。 - 特許庁

An apparatus controlling the use right of the bus by the plurality of IP cores 30 includes a main controller 10, and sub controllers 20 each provided correspondingly to each IP core 30.例文帳に追加

複数のＩＰコア３０によるバスの使用権を制御する装置であって、主制御部１０と、個々のＩＰコア３０に対応して個別に設けられた副制御部２０とを備える。 - 特許庁

To ensure real time performance of use of a bus when the bus is shared by a plurality of IP cores, and to improve bus use efficiency.例文帳に追加

複数のＩＰコアによりバスが共用される場合におけるバスの使用のリアルタイム性を保証し、さらにバスの使用効率の向上を図る。 - 特許庁

To provide a technique suitable for an interconnect path designation transaction to target IP cores (including two or more channels making up a first aggregate target).例文帳に追加

ターゲットＩＰコア（これらは第１の集合ターゲットを構成する２以上のチャネルを含む）へのインターコネクト経路指定トランザクションに適する技術を提供する。 - 特許庁