Logic Laneとは 意味・読み方・使い方

Further, the decoder can control the processing logic so as that a number of lanes of parallel processing are defined based on the lane size, and the processing logic can execute the data processing operations to the data elements within each lane of parallel processing.例文帳に追加

更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 - 特許庁

The SDRAM controller supplies control signals through an SDRAM control signal line group (3) and access lane code signals through an access lane code line (2) to a control signal filter logic circuit (5).例文帳に追加

そのＳＤＲＡＭコントローラは、制御信号をＳＤＲＡＭ制御信号線群３を経て、また、アクセスレーンコード信号をアクセスレーンコード線２を経て制御信号フィルタ論理回路５に供給する。 - 特許庁

The optical transmission system recognizes the lane ID included in the received data, and detects and compensates the logic inversion of bits and lane swaps in the received data based on the recognition results.例文帳に追加

そして、受信データに含まれるレーンＩＤを識別し、該識別結果に基づいて、受信データに発生したビットの反転およびレーンの入れ替わりを検出して補償する。 - 特許庁

Further, the decoder is operable to control the processing logic to define, based on the lane size, a number of lanes of parallel processing in at least one of the registers, and the processing logic is operable to perform, in parallel, a data processing operation on the data elements within each lane of parallel processing.例文帳に追加

更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 - 特許庁

The optical transmission system rearranges a data string in an OTUk frame into a plurality of logic lanes for frame division, and inserts a lane ID for recognizing a logic lane with the head of the data string in the OTUk frame set therein into part of FAS of the OTUk frame, and transmits an optical signal multilevel-modulated according to a multiplexed data signal obtained by multiplexing the data string after frame division to a transmission path.例文帳に追加

光伝送システムは、ＯＴＵｋフレームのデータ列を複数の論理レーンに並び替えてフレーム分割すると共に、ＯＴＵｋフレームのデータ列の先頭が配置される論理レーンを識別可能にするレーンＩＤをＯＴＵｋフレームのＦＡＳの一部に挿入し、フレーム分割後のデータ列を多重化したデータ信号に従って多値変調した光信号を伝送路に送信する。 - 特許庁

The control signal filter logic circuit (5) selectively transfers the control signals to an SDRAM element #D0(10) to an SDRAM element #D7(17) and an SDRAM element #ECC on the basis of the access lane code signals.例文帳に追加

制御信号フィルタ論理回路５は、上記アクセスレーンコード信号に基づいて上記制御信号をＳＤＲＡＭ素子＃Ｄ０ １０乃至ＳＤＲＡＭ素子＃Ｄ７ １７及びＳＤＲＡＭ素子＃ＥＣＣ ２０へ選択的に転送する。 - 特許庁

Then general prediction control(GPC) logic is extended and the vehicle model is identified from a vehicle response and applied to compensate a lane follow-up error in future defined disturbance.例文帳に追加

次に、一般化予測制御（ＧＰＣ制御）理論を拡張し、また、車両応答から車両モデル同定しつつ、これを適用して将来の確定外乱に対する車線追従誤差を補償するものとする。 - 特許庁