Mbl1とは 意味・読み方・使い方

Bit lines MBL1 to MBL6 are connected to the odd-number column wiring lines SBL1 to SBL6 among the column wiring lines, and a bias potential supply line VLS is connected to the even-number column wiring lines SVL1 to SVL5 via select transistors VLT1 to VLT5.例文帳に追加

列配線のうち奇数番目の列配線SBL1〜SBL6にはビット線MBL1〜MBL6が接続され、偶数番目の列配線SVL1〜SVL5には選択トランジスタVLT1〜VLT5を介してバイアス電位供給線VLSが接続される。 - 特許庁

A memory cell array is divided into a plurality of memory cell blocks MBL1 and MBL2 that are to be units, respectively, for performing an erasing operation collectively.例文帳に追加

メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックＭＢＬ１およびＭＢＬ２に分割されている。 - 特許庁

A sub-array 12 includes a first MOS transistor PD1 for charging a main bit line MBL1, and a second MOS transistor PS1 for charging a sub-bit line SBL1_1.例文帳に追加

サブアレイ１２は、主ビット線ＭＢＬ１に充電するための第１のＭＯＳトランジスタＰＤ１と、副ビット線ＳＢＬ１＿１を充電するための第２のＭＯＳトランジスタＰＳ１とを含む。 - 特許庁

Discharge transistors D0, D1 are provided between the ground and bit lines MBL0, MBL1 connected with the source and drain of the memory cell MC.例文帳に追加

メモリセルＭＣのソースおよびドレインと接続されたビット線ＭＢＬ０，ＭＢＬ１について、グランドとの間にディスチャージトランジスタＤ０，Ｄ１が設けられている。 - 特許庁

With two of the bit lines MBL11 to MBL6 paired, there are multiplexer circuits T1 to T12 to be selectively connected with a data bus pair of DB1 and DB2, and sense amplifiers AMP 1 and AMP 2 are connected to the data bus pair of DB1 and DB2 respectively.例文帳に追加

ビット線MBL1〜MBL6の２本を１組として、デ−タバス対DB1、DB2と選択的に接続させるマルチプレクサ回路T1〜T12があり、デ−タバス対DB1、DB2の夫々にはセンスアンプAMP1、AMP2が接続される。 - 特許庁

The fist and second select regions 220 and 222 has sub-bit select circuits 230-246 for connecting the plurality of sub-bit lines BL0, BL1,... selectively with a smaller number of main bit lines MBL0, MBL1,... than the plurality of sub-bit lines.例文帳に追加

第１，第２の選択領域２２０，２２２は、複数のサブビット線ＢＬ０，ＢＬ１，…を、該複数のサブビット線より少ない数のメインビット線ＭＢＬ０，ＭＢＬ１，…に選択して接続するサブビット選択回路２３０〜２４６を有する。 - 特許庁

Since resistance caused by conducting these transistors does not exist between the main bit line MBL1 and the sub-bit line SBL1_1, discharge for the main bit line and charge for the sub-bit line can be performed at high speed.例文帳に追加

主ビット線ＭＢＬ１と副ビット線ＳＢＬ１＿１との間には、これらをトランジスタで導通させた場合に生じる抵抗がないため、主ビット線への放電と副ビット線の充電とを高速に行うことが可能となる。 - 特許庁