VDDLとは 意味・読み方・使い方

An input signal IN having an amplitude between a power supply potential GND and a power supply potential VDDL is input to the first voltage conversion circuit 11, and a power supply potential VDDH higher than the power supply potential VDDL is supplied thereto.例文帳に追加

第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。 - 特許庁

If the return signal from the output terminal 14 is not less than the voltage value VddL, the control circuit 14 opens the first switching means 11 and closes the second switching means 12, connected to the high level power terminal 12 for outputting the voltage value VddL.例文帳に追加

また、出力端子１４からの帰還信号が電圧値ＶｄｄＬ以上の場合、電圧制御回路１３で、第１の開閉手段１１を開放し、電圧値ＶｄｄＬを出力する高位電源端子１２に接続された第２の開閉手段１２を閉じる。 - 特許庁

A drain of the transistor T1 connects with a power source line VDDL, and a source of the transistor T1 connects with an optical detection line LDL.例文帳に追加

トランジスタＴ１のドレインが電源線ＶＤＤＬに接続され、トランジスタＴ１のソースが光検出線ＬＤＬに接続されている。 - 特許庁

Well bias voltage (VBB, VPP) are generated respectively conforming to logic power source voltage (VDDL) and memory power source voltage (VDDH).例文帳に追加

ロジック電源電圧（ＶＤＤＬ）およびメモリ電源電圧（ＶＤＤＨ）に従って、ウェルバイアス電圧（ＶＢＢ，ＶＰＰ）をそれぞれ生成する。 - 特許庁

A field generation part 34 in the satellite sensor circuit section 63a generates a minute electric field based on a voltage supplied from the master determination section to the power supply line VDDL to feed a modulation current according to an occupant seating state and a seat belt wearing state to the power supply line VDDL.例文帳に追加

サテライトセンサ回路部６３ａにおける電界発生部３４は、マスター判定部から電源供給ラインＶＤＤＬへ供給される電圧により微弱電界を発生し、乗員着席状況、シートベルト装着状況に応じた変調電流を電源供給ラインＶＤＤＬへ流す。 - 特許庁

One end of the capacitive element C1 connects with the gate of the transistor T1 and the other end of the capacitive element C1 connects with the power source line VDDL.例文帳に追加

容量素子Ｃ１の一端がトランジスタＴ１のゲートに接続され、容量素子Ｃ１の他端が電源線ＶＤＤＬに接続されている。 - 特許庁

To determine the logic of an output terminal OUT even if first and second input terminals IN1, IN2 become 0V in the case of VDDL=0V.例文帳に追加

ＶＤＤＬ＝０Ｖのときに第１、第２の入力端子ＩＮ１，ＩＮ２が共に０Ｖになっても、出力端子ＯＵＴの論理を確定させる。 - 特許庁

In the first level shifter unit 10, a transistor M1 is connected to a power line L1, and a voltage VDDL lower than a voltage VDD1 is generated.例文帳に追加

第１レベルシフタユニット１０において、電源ラインＬ１にはトランジスタＭ１が接続されて、電圧ＶＤＤ１より低い電圧ＶＤＤＬが生成される。 - 特許庁