vddとは 意味・読み方・使い方

When the anode voltage Vdd is changed, the cathode voltage Vss is also shifted to make it link with the anode voltage Vdd.例文帳に追加

アノード電圧Ｖｄｄを変化させる時は、カソード電圧Ｖｓｓも連動させてシフトさせる。 - 特許庁

Next, the voltage Vdd is set higher by ΔV, and current Ic(Vdd+ΔV, Vss) is measured.例文帳に追加

次に、電圧Ｖｄｄを△Ｖ分だけ高く設定し、電流Ｉｃ（Ｖｄｄ＋△Ｖ，Ｖｓｓ）を測定する。 - 特許庁

The gates of the NFET (134 or 136) compare/transfer FETs are driven to a voltage above the positive power source voltage (VDD).例文帳に追加

比較・転送FETのNFET(134と136)のゲートが正の電源電圧(VDD)を超える電圧まで駆動される。 - 特許庁

A potential Vsense of a detection line 14 becomes VSS<Vsense<VDD.例文帳に追加

検出線１４の電位ＶsenseはＶＳＳ＜Ｖsense＜ＶＤＤとなる。 - 特許庁

A first path is defined from a high potential power supply VDD to an output node B via a logic level setting resistance R_L, and a second path is defined from the high potential power supply VDD to the output node B as bypassing the logic level setting resistance R_L.例文帳に追加

高電位電源VDDから論理レベル設定抵抗R_Lを経由して出力ノードBに至る第1経路と、高電位電源VDDから論理レベル設定抵抗R_Lを経由しないで出力ノードBに至る第2経路と、を設ける。 - 特許庁

A PMOS transistor Qp_2n has a drain connected to a source of a PMOS transistor Qp_1n and a source connected to a Vdd, and a switch SW_1n is connected to a gate of the PMOS transistor Qp_2n and switches a gate voltage of the PMOS transistor Qp_2n to Vdd or VP.例文帳に追加

PMOSトランジスタQp_2nは、PMOSトランジスタQp_1nのソースにドレイン、Vddにソースが接続され、スイッチSW_1nは、PMOSトランジスタQp_2nのゲートに接続され、PMOSトランジスタQp_2nのゲート電圧を、VddまたはVPに切り替える。 - 特許庁

Based on these set values, current Ic(Vdd, Vss) is measured first.例文帳に追加

これらの設定値において、まず電流Ｉｃ（Ｖｄｄ，Ｖｓｓ）を測定する。 - 特許庁

The other (Q12) of the switches is biased to an on position when the signal (S13) is greater than the high level (VDD), with the signal (S14) discharging to at least below the high level (VDD) while the switch (Q12) is in the on position.例文帳に追加

信号(S14)が高レベル(VDD)を超えると、スイッチの他方(Q12)に、オン位置につくようにバイアスがかけられ、スイッチ(Q12)がオン位置にいる間、信号(S14)が少なくとも高レベル(VDD)より低くなるまで、放電する。 - 特許庁