Verilogとは 意味・読み方・使い方

Hardware description languages, such as VHDL and Verilog, are standard tools in the design of electronic circuitry.発音を聞く 例文帳に追加

VHDLやVerilogのようなハードウェア記述言語は電子回路の設計のための標準的ツールである。 - コンピューター用語辞典

To facilitate design and improve reliability by a new circuit designing method using a verilog language.例文帳に追加

verilog言語を用いた新しい回路設計方法により、設計の容易化と、信頼性の向上を図る。 - 特許庁

Next, in specifications circuit designing (S11), a truth-value table (input and output conditions) defined by specifications conditions are described in a verilog language as they are.例文帳に追加

次に、仕様回路設計（Ｓ１１）では、仕様条件で定義された真理値表（入出力条件）をそのままverilog言語で記述する。 - 特許庁

Then, operation confirmation (S12) is performed according to the input-output conditions described in the verilog language, and when the operation confirmation is completed, the circuit is completed (S13).例文帳に追加

その後、verilog言語で記述された入出力条件に沿って動作確認（Ｓ１２）を行い、一通りの動作確認を行うと、回路完成（Ｓ１３）となる。 - 特許庁

In this verilog description 20, for example, contents of module declaration and input-output pin declaring part 21, an input-output defining part 22, an internal register declaring part 23, and a circuit operation description section are described.例文帳に追加

このverilog記述２０では、例えば、Module宣言と入出力ピン宣言部２１、入出力定義部２２、内部レジスタ宣言部２３、及び、回路動作記述部２４の内容が記述される。 - 特許庁

To input a Verilog-HDL source of RTL and transform it into a program executable on a computer.例文帳に追加

ＲＴＬのＶｅｒｉｌｏｇ−ＨＤＬソースを入力し、計算機上で実行可能なプログラム言語に変換する。 - 特許庁

To provide a logic design support system allowing proper logic verification even when a generate syntax is used when performing a design by use of Verilog.例文帳に追加

Ｖｅｒｉｌｏｇを使用して設計を行う際に、ｇｅｎｅｒａｔｅ構文が用いられている場合であっても論理検証を適切に行うことができるようにする論理設計支援システムを提供する。 - 特許庁