add-on memoryとは 意味・読み方・使い方

A memory region 1 performs write-in operation or read-out operation based on the activating signal CS and the address signal Add.例文帳に追加

メモリ領域１は、活性化信号ＣＳ及びアドレス信号Ａｄｄに基づいて書き込み動作あるいは読み出し動作を行う。 - 特許庁

The electronic apparatus is provided at least with a memory control means 1 for maintaining the expansion memory 3 in a self-refresh mode when there is no memory access and on the other hand, releasing a self-refresh command, reading data and writing the data when the add-in memory 3 becomes the target of memory access.例文帳に追加

メモリアクセスのないときには増設メモリ３をセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段１を少なくとも備えている。 - 特許庁

When an extension memory card is set on a card slot 200, a microcomputer 30 for control can add an extension module read from the subject special card to a predetermined region of a flash memory 31.例文帳に追加

カードスロット２００に拡張メモリカードが装着された場合に、制御用マイコン３０は、当該専用カードから読み込んだ拡張モジュールを、フラッシュメモリ３１の所定の領域に追加することができる。 - 特許庁

To make it unnecessary to add a circuit to a circuit board in the case of writing (erasing) the contents of a flash memory in a state that a microcomputer incorporating the flash memory is loaded on the circuit board.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータを回路基板に実装したままで、フラッシュメモリ内容を書込み(消去)する際の回路基板上の回路追加を不要とする。 - 特許庁

For each value of the address part based on the class codes of the surrounding blocks, the concerned block in the case of generating the address ADD-B corresponding to the maximum frequency stored in the frequency memory is stored in a maximum frequency data memory within the robust memory 107.例文帳に追加

周囲ブロックのクラスコードによるアドレス部分の各値毎に、頻度メモリに記憶される最大頻度に対応したアドレスＡＤＤ＿Ｂが生成された際の注目ブロックをロバストメモリ１０７内の最大頻度データメモリに記憶する。 - 特許庁

An ACS (add compare select) operation unit 33 computes a trellis diagram based on data which is output with a soft decision by a receiving data soft decision unit 30 and retains path information in the trellis diagram in a path memory unit 34.例文帳に追加

ＡＣＳ演算部３３は、受信データ軟判定部３０で軟判定されて出力されたデータに基づいてトレリス線図を算出して、トレリス線図におけるパス情報をパスメモリ部３４に保持する。 - 特許庁

When a chip selection signal CS2B is activated, the memory circuit section 110B performs the read or write operation via the data input/output terminal UDQ based on the address signal ADD regardless of the operation of the memory circuit section 110A.例文帳に追加

メモリ回路部１１０Ｂは、チップ選択信号ＣＳ２Ｂが活性化されると、メモリ回路部１１０Ａの動作とは無関係にアドレス信号ＡＤＤに基づいてデータ入出力端子ＵＤＱを介したリード動作又はライト動作を行う。 - 特許庁

An address decoder 12 generates two or more selection signals SEL0-SEL3, so as to simultaneously select first to fourth memory circuits RAM 0-RAM3, on the basis of an address signal ADD for accessing to the memory circuit by a CPU 11 in testing mode.例文帳に追加

アドレスデコーダ１２はテストモード時にＣＰＵ１１が１つのメモリ回路をアクセスするためのアドレス信号ＡＤＤに基づいて第１〜第４メモリ回路ＲＡＭ０〜ＲＡＭ３を同時に選択するように複数の選択信号ＳＥＬ０〜ＳＥＬ３を生成する。 - 特許庁