ata viaとは 意味・読み方・使い方

The converted signal is transferred to a host 20 via a serial ATA bus 15 and a specified group of unnecessary pins in a parallel ATA interface included in a parallel ATA connector 13.例文帳に追加

変換された信号は、シリアルＡＴＡバス１５、及びパラレルＡＴＡコネクタ１３に含まれるパラレルＡＴＡインタフェースでは不要な特定ピン群を介してホスト２０側に転送される。 - 特許庁

An ATA/ATAPI (attachment/attachment packet interface) interface part 105 has a protocol processing part 203 for processing data via an ATA/ ATAPI protocol.例文帳に追加

ＡＴＡ／ＡＴＡＰＩインターフェース部１０５は、ＡＴＡ／ＡＴＡＰＩプロトコル経由のデータを処理するプロトコル処理部２０３を有している。 - 特許庁

The S-ATA controller 200 controls a built-in HDD 21 via the first serial ATA bus 200a and controls via the second serial ATA bus 200b an HDD 7a mounted in a select bay slot 7.例文帳に追加

Ｓ−ＡＴＡコントローラ２００は第１のシリアルＡＴＡバス２００ａを介して内蔵のＨＤＤ２１を制御し、第２のシリアルＡＴＡバス２００ｂを介してセレクトベイスロット７に装着されるＨＤＤ７ａを制御する。 - 特許庁

The P-ATA controller 201 controls via the parallel ATA bus 201a an ODD 7b mounted in the select bay slot 7.例文帳に追加

一方、Ｐ−ＡＴＡコントローラ２０１はパラレルＡＴＡバス２０１ａを介してセレクトベイスロット７に装着されるＯＤＤ７ｂを制御する。 - 特許庁

Thus, the picture data outputted from a camera control circuit 13 can be quickly transferred to and recorded in an ATA device 17 via the SRAMs 42 and 44 and SDRAM 16.例文帳に追加

これにより、カメラ制御回路１３より、出力された映像データを、SRAM４２、４４、およびSDRAM１６を介して、ATAデバイス１７に迅速に転送し、記録させることができる。 - 特許庁

In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.例文帳に追加

シリアルＡＴＡ方式のインターフェース装置において、シリアルＡＴＡバス４を介してホストシステム２に接続されたＳ−ＡＴＡブリッジ１０は、コマンドを格納するシャドーレジスタ１１及びＨＤＣ２０のアクセスが可能なバッファメモリ１２を有する。 - 特許庁

In the ATA/ATAPI reset action of the device connected from the host computer 1 via the ATA bus 2, the master device monitors a signal on the ATA bus 2 from the slave device 6, and an interface circuit, which asserts an INTRQ signal on the ATA bus 2 in detection of an assert condition of a DASP-signal and a PDIAG-signal on the ATA bus, is installed.例文帳に追加

ホストコンピュータ１からＡＴＡバス２を介して接続されるデバイスのＡＴＡ／ＡＴＡＰＩリセット動作において、マスターデバイス７がスレーブデバイス６からのＡＴＡバス２上の信号を監視し、前記バス上のＤＡＳＰ−信号とＰＤＩＡＧ−信号のアサート状態を検出すると、ＡＴＡバス２上のＩＮＴＲＱ信号をアサートするインターフェース回路を設ける。 - 特許庁