bit L isとは 意味・読み方・使い方

A mantissa part is stored in an U bit at a higher order side of a bit field of N bit (N≥(U+L)) with a fixed point numeric value, and an exponent part is stored in an L bit at a lower order side with an integer, when a is the mantissa part and n is the exponent part in an actual number x represented by a*(2^n).例文帳に追加

実数ｘをａ＊ （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、Ｎビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、下位側のＬビットに指数部を整数で格納する。 - 特許庁

Packetized data, which is (N×I)-byte data generated by gathering M pieces of (K+L)-bit data obtained by adding L-bit dummy data to the K-bit data, wherein L and M are variably set depending on K, is inserted in a data field of the received packet through the serial bus.例文帳に追加

シリアルバスを介して受信したパケットのデータフィールドには、Ｋビットのデータに対してＬビットのダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個ずつ集まった（Ｎ×Ｉ）バイトのデータであって、Ｋに応じてＬ及びＭが可変に設定されるパック化データが挿入される。 - 特許庁

Each bit output line of the shift register 20 switched off the power supply is fixed at a level 'L'.例文帳に追加

電力供給が絶たれたシフトレジスタ２０の各ビット出力線は”Ｌ”レベルに固定される。 - 特許庁

The key padding means outputs (L+1) c-bit (c is a predetermined integer) keys K_1, ..., K_L, K'.例文帳に追加

鍵パディング手段は、Ｌ＋１個のｃビット（ただし、ｃはあらかじめ定めた整数）の鍵Ｋ_１，…，Ｋ_Ｌ，Ｋ’を出力する。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

The internal data bus drive circuit has an NMOS transistor between the bit line and a ground, and the NMOS transistor is electroconducted to set the bit line to an L level when the PMOS transistor is not electroconducted and when transmission data are in an L level.例文帳に追加

内部データバス駆動回路は、ビット線と接地との間にＮＭＯＳトランジスタを有し、前記ＰＭＯＳトランジスタが非導通で送信データがＬレベルであるときに導通して該ビット線をＬレベルにする。 - 特許庁

In other words, the shortest bit length(L) is set below the shortest bit width(W) (i.e., L≤W) in such a manner that the further higher density of the bits 100 in the circumferential direction (or the progression direction of tracking) of the substrate is made possible.例文帳に追加

換言すれば、基板の円周方向（あるいはトラッキングの進行方向）におけるピット１００のさらなる高密度化が可能となるように、最短ピット長（Ｌ）が最短ピット幅（Ｗ）以下に（すなわちＬ≦Ｗ）設定されている。 - 特許庁

Product-sum operation of γ1-γ8 of a form of "(K×M)+(L×Mbar)" is performed with the use of a selector for selecting and outputting either the bit K or L according to the logical value of the bit M.例文帳に追加

「（Ｋ・Ｍ）＋（Ｌ・Ｍbar）」なる形式からなるγ１〜γ８の積和演算を、ビットＭの論理値に基づいて、ビットＫもしくはＬのいずれかを選択して出力するセレクタを用いて実行する。 - 特許庁