bit reductionとは 意味・読み方・使い方

INTER-BIT PHASE DIFFERENCE REDUCTION TRANSMISSION SYSTEM IN DIGITAL PROCESSOR例文帳に追加

ディジタル処理装置におけるビット間位相差低減伝送方式 - 特許庁

When the margin is lost in the line, reduction of the number of viewpoints, resolution reduction or bit rate reduction by combination of them are performed.例文帳に追加

回線に余裕がなくなると、視点数低減、解像度低減、またはその組み合わせによるビットレート低減を行っていく。 - 特許庁

To prevent reduction in a potential of a selected bit line due to an action of a coupling capacitance between a selected bit line and a non-selected bit line, and reduce current consumption in the non-selected bit line.例文帳に追加

選択ビット線と非選択ビット線間のカップリング容量の作用による、選択ビット線の電位低下を防ぐとともに、非選択ビット線での消費電流を低減する。 - 特許庁

During a writing operation, the cell voltage of the L bit line for writing L data of the bit lines BL and XBL is made lower than the cell voltage Vcc of the side for outputting the H data in conjunction with a reduction in bit line potential during writing of L bit data.例文帳に追加

書込み動作時には、ビット線BL，XBL のＬデータを書き込むＬビット線のセル電圧を、Ｌビットデータの書込み時のビット線電位の低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

To retain the gradation of a bit map, in reduction-printing a printing job generated by an application when including the bit map on the printer driver side.例文帳に追加

アプリケーションで作成した印刷ジョブをプリンタドライバ側で縮小印刷させる際に、ビットマップの階調が保持されるようにする。 - 特許庁

To reduce the bit width of soft decision data after repetition reproducing and furthermore to suppress the characteristic deterioration of error correction caused by bit width reduction.例文帳に追加

レペティション再生後の軟判定データのビット幅を削減し、しかも、ビット幅削減による誤り訂正の特性劣化を抑制する。 - 特許庁

To prevent reduction of potential difference between bit lines owing to the increase of coupling capacity between bit lines in a DRAM circuit.例文帳に追加

ＤＲＡＭ回路におけるビット線間のカップリング容量の増大に伴いビット線間の電位差の低減を回避する。 - 特許庁

Moreover, the bit line is precharged without connecting any extra load to the bit line, and hence a reduction in operation speed of the memory cell is prevented.例文帳に追加

さらに、ビット線に余分な負荷を接続することなくビット線をプリチャージできるため、メモリセルの動作速度が遅くなることを防止できる。 - 特許庁